EDA期末复习题试题(共2页).doc

《EDA期末复习题试题(共2页).doc》由会员分享，可在线阅读，更多相关《EDA期末复习题试题(共2页).doc（2页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上复习题（开卷）一、填空题与简答题1、ASIC的中文含义是：专用集成电路。2、 在VHDL中主要有哪三种重载现象参数类型的重载；参数数目的重载；函数返回类型的重载。3、简单可编程逻辑器件的主要有PROM、PLA、PAL、GAL 4、CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个GAL器件:5、在设计中，常常采用的设计方法有直接设计方法、自顶向下和自底向上的设计方法。6、CPLD的一般采用“与或阵列”结构。7、一个完整的VHDL程序包括库、程序包、实体、结构体和配置五个部分。8、PLD的中文含义是：可编程逻辑器件 。 9、“与或”结构的可编程逻辑器件主要由四部分

2、构成：输入电路、可编程“与”阵列、可编程或阵列、输出电路10、FPGA的一般采用“查找表”结构。11VHDL的全拼Very high speed integrated Hardware Description Language 12子程序有即过程（PROCEDURE）、函数FUNCTION两种类型。13、CPLD的中文含义是复杂可编程逻辑器件。14、复杂可编程逻辑器件的主要有CPLD 和FPGA 。15、FPGA的中文含义是现场可编程门阵列。16CPLD的基本结构看成由可编程逻辑宏单元可编程I/O控制模块和可编程内部连线组成。17FPGA由 可编程逻辑块（CLB）、可编程互连单元（I/O）和可

3、编程互连三种可编程电路和一个SRAM结构的配置存储单元组成。18.EDA：电子设计自动化19.LAB：逻辑阵列块20.ESB：嵌入式系统块21.FAST TRACK： 快速通道22.同步：各个逻辑单元共用一个时钟23信号与变量使用时有何区别？答：（1）值的代入形式不同。（2）变量值可以送给信号，信号值不能送给变量。（3）信号是全局量，变量是局部量。（4）操作过程不同。24VHDL语言在结构上分为哪几部分？答：VHDL语言在结构上一般分为实体（ENTITY）与结构体（ARCHITECTURE）两大部分。25. 说明端口模式INOUT和BUFFER有何异同点。答：INOUT：双向端口；BUFFER

4、：输出并向内部反馈。INOUT是双向信号，既可输入又可输出。BUFFER是输出并向内部反馈。也是实体的输出信号,但作输入用时，信号不是由外部驱动，而是从反馈得到。26. 进程如何激活，敏感信号有何要求（注意事项）答：当一个进程的敏感信号值发生变化时，该进程被激活。或当无敏感信号列表时，可通过满足条件的WAIT语句来启动进程语句进程的敏感信号A：是该进程描述的模块的输入信号。B：使用了敏感信号表的进程中不能含有任何等待语句。 27、 何为函数与过程重载？答：VHDL允许以相同的函数名定义函数，但要求函数中定义的操作数具有不同的数据类型，以便调用时用以分辨不同功能的同名函数。同样名称的函数可以用不

5、同的数据类型作为此函数的参数定义多次，此函数称为重载函数。两个或两个以上具有相同的过程名和互不相同的参数及参数类型的过程称为重载过程。28、 什么是基于乘积项的可编程逻辑结构？什么是基于查找表的可编程逻辑结构？GAL、CPLD之类都是基于乘积项的可编程结构；即包含有可编程与阵列和固定的或阵列的PAL（可编程阵列逻辑）器件构成。FPGA（现场可编程门阵列）是基于查找表的可编程逻辑结构。FPGA（Cyclone/Cyclone II）系列器件主要由逻辑阵列块LAB、嵌入式存储器块（EAB）、I/O单元、嵌入式硬件乘法器和PLL等模块构成；二、 解释与分析程序 （注：些类题要求A、解释带有下划线的语句；B、说明该程序逻辑功能；C、回答部分部分问题，所以一定看懂程序每一句意思，弄清程序功能）1、程序如下：要求：1 解释带有下划线的语句。2 画出该程序的原理图符号。3说明该程序逻辑功能。2、参考第三、五、九、十章及实验程序三、编程题利用学过的语法进行编程。四、考试要求只允许带作业本和课本，其它参考书不得带进考场，不允许利用网络搜查答案。专心-专注-专业