组合逻辑电路练习题及答案(共5页).doc

《组合逻辑电路练习题及答案(共5页).doc》由会员分享，可在线阅读，更多相关《组合逻辑电路练习题及答案(共5页).doc（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上组合逻辑电路练习题及答案 一. 填空题(10)1任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式 不是 唯一的，而其标准表达式 是 唯一的。2任意两个最小项之积为 0 ，任意两个最大项之和为 1 。 3对于逻辑函数，为了化简，利用逻辑代数的基本定理，可表示为，但这可能引起 0 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为。4当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 39 。5在3.3V供电的数字系统里，所谓的

2、高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为 高电平 容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为 低电平 容限。二. 选择题(10)1在下列程序存储器的种类中，可在线改写的有 b d 。a. PROM； b. E2PROM； c. EPROM； d. FLASH_M2为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 d 。a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路3在数字电路中，根据电路是否具有反馈记忆功能，将其

3、分为组合逻辑电路和时序逻辑电路两种。下列各项中，为组合逻辑电路的是 befgi ，为时序逻辑电路的是 acdh 。a. 触发器； b. 译码器； c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器； . 数值比较器； h. 寄存器； i. 多路选择器4 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII码； d. 十进制码5在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是 b ，PAL是 c ，GAL是 a ，CPLD是 a 。a. 与阵列可编程； b.或阵列可

4、编程； c. 与或阵列皆可编程三. 简答题(50)1分别画出JK和D触发器的电路符号图，并分别画出将JK触发器转换成D触发器以及将D触发器转换成JK触发器的电路连接图。答：JK和D触发器的电路符号图如下图所示，JK触发器转换成D触发器以及将D触发器转换成JK触发器的电路连接图也如下图所示。2三个人在做翻手掌游戏，当有一位出掌信息（掌心、掌背）与其他两位不同时，该位出局。请按组合逻辑电路设计的步骤，写出表示所有出局可能的函数表达式，并画出其电路图。答：三人命名为A、B、C，掌心为1，掌背为0，F是输出函数，为1表示有人出局。则有如下真值表。ABCF000000110101011110011011

5、11011110由真值表可得输出函数。3请分别说明A/D与D/A转换器的作用，说明它们的主要技术指标，并进一步说明在什么情况下必须在A/D转换器前加采样保持电路。答：A/D与D/A转换器是连接模拟电路和数字系统的接口电路，A/D将模拟信号转换成数字信号，D/A将数字信号转换为模拟信号。它们的主要技术指标有转换分辨率（或位数）和转换时间（或建立时间）。对于快速变化的被转换信号，因为A/D转换需要一定的时间，如果在A/D转换期间，模拟信号量在变化，就需要加采样保持电路。4用ROM构成能实现函数的运算表电路（注：输入x为3位二进制数B2、B1、B0，输出y为5位二进制数Y5、Y4、Y3、Y2、Y1、

6、Y0）。答：根据题意，实现这种运算的真值表如下：B2B1B0Y5Y4Y3Y2Y1Y0000000000001000001010000100011001001100010000101011001110100100111110001由上表可得函数如下：5 请分别写出图5.1和图5.2的表达式。答：图5.1的表达式为，图5.2的表达式为，四. 分析设计题(30)1 请设计一个两位二进制比较电路（进行比较的两个两位二进制数分别为A1、A0和B1、B0）。解：由题意，其输出有F1、F2、F3三个函数，F1表示AiBi、F1表示AiBi、F1表示AiBi。则有如下真值表：A1A0B1B0F1F2F3000

7、0010000100100100010011001010010001010100110001011100110001001001100101001010110011100100110110011101001111010可得各自的表达式如下：由此可得各自的实现电路图如下：2用J-K触发器设计一个七进制可逆计数器，要求当X=1时，进行加1计数；当X=0时，进行减1计数，并判定它们能否自启动。解：根据题意，三个JK触发器分别为Q2Q1Q0，可得实现上述功能的状态转换图为：由状态转换图可得总的卡偌图为：XQ2/Q1Q0/Y1Y20001111000001/00010/00100/00011/00011

8、01/00110/00*/*000/1011011/00100/00*/*101/0010110/01000/00010/00001/00由此可得各自的卡偌图。Q0的卡偌图为：XQ2/Q1Q0000111100010010110*01110*1100001Q0的表达式为：Q1的卡偌图为：XQ2/Q1Q0000111100001010101*01110*0101010Q1的表达式为：Q2的卡偌图为：XQ2/Q1Q0000111100000100111*01101*1101000Q2的表达式为：Y1的卡偌图为：XQ2/Q1Q0000111100000000100*11100*0100000Y1的表达式为：Y2的卡偌图为：XQ2/Q1Q0000111100000000100*01100*0101000Y2的表达式为：由Q2Q1Q0组成的状态方程，根据JK触发器的特征方程，可得J0、K0，J1、K1，J2、K2的驱动方程，由触动方程及输出方程Y1、Y2可画出其电路图，同时非有效状态111可以进入计数器循环体，因此可自启动。专心-专注-专业