模拟集成电路版图设计与验证标准实验报告(共5页).doc

《模拟集成电路版图设计与验证标准实验报告(共5页).doc》由会员分享，可在线阅读，更多相关《模拟集成电路版图设计与验证标准实验报告(共5页).doc（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上电子科技大学微电子与固体电子学院标 准 实 验 报 告（实验）课程名称 集成电路原理与设计 电子科技大学教务处制表电 子 科 技 大 学实 验 报 告学生姓名：XXX 学 号：xxxxxxxx 指导教师：xxx实验地点：微固楼335 实验时间：2007-5-0一、实验室名称：微电子技术实验室二、实验项目名称：模拟集成电路版图设计与验证三、实验学时：4四、实验原理参照实验指导书。五、实验目的本实验是基于微电子技术应用背景和集成电路原理与设计课程设置及其特点而设置，为IC设计性实验。其目的在于： 根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌

2、握基本的IC版图布局布线技巧。 学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证。六、实验内容1、 UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。2、根据设计指标要求，自主完成版图设计，并掌握布局布线的基本技巧。3、对所绘制的版图进行DRC、ERC检查验证。4、整理版图生成文件，总结、撰写并提交实验报告。七、实验仪器设备（1）工作站或微机终端 一台（2）局域网（3）EDA仿真软件 1套八、实验步骤1、根据实验指导书熟悉UNIX操作系统常用命令的使用，掌握Cadence EDA仿真环境的调用。2、根据设计指标要求，设计出如下图所示的运算

3、放大器电路版图，过程中应注意设计规则。 3、对所绘制的版图进行DRC、ERC检查验证。当版图绘制完成后，需要调用版图设计规则检查DRC来验证是否违反设计规则。（1）点选Layout窗口上面的指令VerifyDRC（2）出现DRC窗口若无法读取divaDRC.rul, l 1.取消选取Rules Library,2.给全路径. user/user1/models/umc18/SPECTRE/divaDRC.rull 或直接将divaDRC.rul copy到所使用的mulilibrary中(ex:hw1) hw1) （3）按OK之后，会开始跑DRC，若有错误，CIW对话框会显示错误并且在Layo

4、ut窗口也会有光标marker闪烁。出现3个错误，都与接触孔CONT有关（4）可以点选Layout窗口上面的指令VerifyMakersExplain，然后选择Layout窗口中闪动线条，即可知所犯的错误（5）若要消除在Layout窗口闪烁的marker，点选Layout窗口上面的指令VerifyMarkersdelete all，出现下面窗口，再点选OK即可。2、根据与DRC验证类似的步骤进行版图的电气规则ERC检查。注意：如整个版图由多个分图合成，则合并版图后，即使单个的分图均通过DRC/ERC验证，也必须再次进行DRC/ERC检查，往往拼接过程中会引入新的错误。九、实验数据及结果分析：1

5、、 通过本次实验掌握了UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。达到了实验目的。2、 根据设计指标要求，设计出运算放大器模拟集成电路版图，并进行了DRC、ERC规则检查，最终指标满足要求。十、实验结论：通过这次实验，学习并掌握国际流行的EDA仿真软件Cadence的使用方法，完成了运算放大器集成电路版图的设计，并进行了DRC、ERC规则检查，其难点是版图的布局布线和设计规则的理解。十一、总结及心得体会：通过这次实验，学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行电路版图的设计与验证。综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握了基本的IC版图设计技巧。为今后从事科研、开发工作打下良好基础。十二、对本实验过程及方法、手段的改进建议：无 报告评分： 指导教师签字：评分标准：该实验课程将以一定比例（10%）计入集成电路原理与设计课程总分，该实验评分标准为：总分20分，具体如下：步骤实验要求得分1遵守实验纪律和操作规范52完成各器件的版图设计83完成整体电路版图，方正、美观7专心-专注-专业