长沙理工大学数字电子技术基础试卷数电试卷题库(共12页).doc

《长沙理工大学数字电子技术基础试卷数电试卷题库(共12页).doc》由会员分享，可在线阅读，更多相关《长沙理工大学数字电子技术基础试卷数电试卷题库(共12页).doc（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上数字电子技术试卷(1)一 填空（16）1十进制数123的二进制数是；十六进制数是。21是8421BCD码，其十进制为 。3逻辑代数的三种基本运算是， 和。4三态门的工作状态是，。5描述触发器逻辑功能的方法有。6施密特触发器的主要应用是 。7设4位D/A转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为8实现A/D转换的主要方法有 ， ， 。二 判断题（10）1BCD码即8421码 （ ）2.八位二进制数可以表示256种不同状态。 （ ）3TTL与非门与CMOS与非门的逻辑功能不一样。 （ ）4多个三态门的输出端相连于一总线上，使用时须只让一个三态门

2、传送信号，其他门处于高阻状态。( ) 5计数器可作分频器。 （ ）三化简逻辑函数（14）1用公式法化简，化为最简与或表达式。2用卡诺图化简，化为最简与或表达式。四电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15）五触发器电路如图2（a）,（b）所示，写出触发器的次态方程； 对应给定波形画出Q端波形（设初态Q0）(15)六试用触发器和门电路设计一个同步的五进制计数器。（15） 七用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出VO，VC的工作波形，并求出振荡频率。（15） 数字电子技术试卷(2)三 填空（16）1十进制数35.85的二进制数是；十六进制数是。2逻

3、辑代数中逻辑变量得取值为 。3组合逻辑电路的输出状态只与 有关而与电路。4三态门的输出有，三种状态，当多个三态门的输出端连在一根总线上使用时，应注意 。 5触发器的基本性质有。6单稳态触发器的主要应用是 。7设6位D/A转换器的满度输出电压位6.3伏，则输入数字量为，输出模拟电压为8一个8K字节的EPROM芯片，它的地址输入端的个数是 。 四 判断题（10）1数字电路中，化简逻辑函数的目的是为了所设计的逻辑电路更简单，更经济，而且其功能不变。( ) 2二进制数1001和二进制代码1001都表示十进制数。 （ ） 3触发器的输出状态完全由输入信号决定。 （ ）4模拟量送入数字电路前，须经A/D转

4、换。 （ ） 5多谐振荡器常作为脉冲信号源使用。 （ ） 三化简逻辑函数（14）1用公式法化简，化为最简与或表达式。2用卡诺图化简，化为最简与或表达式。四设计一个8421码的检码电路。要求当输入大于等于3、小于等于7时电路输出为1，否则电路输出为0。要求列出真值表，写出逻辑函数式，画出逻辑图。（15） 五触发器电路如图1（a）,（b）所示，写出触发器的次态方程； 对应给定波形画出Q端波形（设初态Q0）。(15)六分析图2电路实现何种逻辑功能，其中X是控制端，对X0和X1分别分析，设初态为 。（要求写出电路方程，列出状态转换表或图，说明其逻辑功能，并说明电路能否自启动）（15） 七试用8选1数据

5、选择器和74LS161芯片设计序列信号发生器。芯片引脚图如图3所示，序列信号为（左位为先）。（15）数字电子技术试卷(3)五 填空（16）1十进制数86的二进制数是；8421BCD码是。2在Y=AB+CD的真值表中，Y1的状态有 个。34位二进制数码可以编成个代码，用这些代码表示09十进制输的十个数码，必须去掉 代码。4描述触发器逻辑功能的方法有 。5若Q1，J=0，K=1，则。6设ROM地址为，输出为，则ROM的容量为 。7一个8位二进制D/A转换器的分辨率为0.025，则输入数字量为时，输出模拟电压为 。 8 和 是衡量A/D、D/A转换器性能优劣的主要指标。 六 回答问题（10）1已知X

6、Y=XZ，则Y=Z，正确吗？为什么？2五位环形计数器的时钟频率为10KHz,其输出波形的频率是多少？三化简逻辑函数（14）1用公式法化简，化为最简与或表达式。2用卡诺图化简，化为最简与或表达式。四由双4选1数据选择器组成的电路如图1所示，写出的表达式。列出的真值表。（15）五某室由3台计算机工作站，请用红、黄、绿3种指示灯设计一个监视电路，要求：3台计算机正常工作时，绿灯亮；只一台出故障时黄灯亮；有两台出故障时，红灯亮；若3台计算机同时出故障时，则黄灯和红灯都亮。试用门电路设计。要求：列出真值表，写出逻辑函数式，画出逻辑电路图。（15） 六触发器电路及输入波形如图2所示，要求：写出电路方程，画

7、出与Y的对应波形。(设的初态为11)（15） 七试用中规模集成十六进制计数器74LS161芯片设计一个十三进制计数器，要求必须包括0000和1111状态，利用C端左进位输出。芯片引脚图如图3所示。（15）数字电子技术试卷(4)七 填空（16）1十进制数3.5的二进制数是；8421BCD码是。2在的结果是 。3D触发器的状态方程为，如果用D触发器来实现T触发器的功能，则T、D间的关系为 。4一个64选1的数据选择器，它的选择控制端有 个。56位D/A转换器满度输出电压为10伏，输入数字为时对应的输出模拟电压为 V。 6一片64K8存储容量的只读存储器ROM，有 条地址线，有 条数据线。7 由55

8、5定时器构成的单稳态触发器，输出脉宽。8 和 是衡量A/D、D/A转换器性能优劣的主要指标。 八 回答问题（10）1已知XY=XZ，则Y=Z，正确吗？为什么？2已知X+Y=XY，则X=Y，正确吗？为什么？ 三化简逻辑函数（14）1用公式法化简，化为最简与或表达式。2用卡诺图化简，化为最简与或表达式。四分析图1所示电路，要求列出的逻辑表达式和真值表，并说出电路的逻辑功能指出输入变量和输出函数的含义。（15）五触发器电路如图2（a）,（b）所示，写出触发器的次态方程； 对应给定波形画出Q端波形（设初态Q0）(15)六试用D触发器及少量门器件设计，状态转换图为模为3的同步计数器。要求有设计过程。（1

9、5） 七用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出VO，VC的工作波形，并求出振荡频率。（15） 数字电子技术试卷5一选择题（共20分）1将十进制数（3.5）10转换成二进制数是（）11.1110.1110.0111.102.三变量函数的最小项表示中不含下列哪项（）m2m5m3m73.一片64k8存储容量的只读存储器ROM,有（）条地址线和（）条数据线。64、864、1616、816、164.在ADC工作过程中,包括保持a,采样b,编码c,量化d四个过程,其先后顺序为（）abcdbcdacbadbadc5.以下各种ADC中，转换速度最慢的是（）并联比较型逐次逼进型双积分

10、型以上各型速度相同6.一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为（）1：31：41：51：67.当三态门输出高阻状态时，输出电阻为（）无穷大约100欧姆无穷小约10欧姆8.通常DAC中的输出端运算放大器作用是（）倒相放大积分求和9.16个触发器构成计数器，该计数器可能的最大计数模值是（）163216221610.一个64选1的数据选择器有（）个选择控制信号输入端。（）6163264二判断题（20分）1两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（）2三态门输出为高阻时，其输出线上电压为高电平（）3前进位加法器比串行进位加法器速度慢（）4译码器哪个输出信号

11、有效取决于译码器的地址输入信号（）5五进制计数器的有效状态为五个（）6施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（）7当时序逻辑电路存在无效循环时该电路不能自启动（）8RS触发器、JK触发器均具有状态翻转功能（）9D/A的含义是模数转换（）10构成一个7进制计数器需要3个触发器（）三、简答题（每小题5分，共10分）1用基本公式和定理证明下列等式：。2请写出RS、JK触发器的状态转移方程，并解释为什么有的触发器有约束方程。四用卡诺图化简以下逻辑函数（每小题5分，共10分）1.2，给定约束条件为ABCD0五一个组合电路具有3个输入端A,B,C,一个输出端Y,其输入和输出

12、波形如图1所示,使用或非门设计电路(15分)六8选1数据选择器CC4512的逻辑功能如表1所示。试写出图2所示电路输出端Y的最简与或形式的表达式。（10分）七如图3所示电路的计数长度N是多少？能自启动吗？画出状态转换图。（15分）数字电子技术试卷(06)一、数制转换（12）、（）2（）（）、（C）（）（）、（127）（）（）、（）（）、（B）原码（）反码=()补码二、选择填空题（12）1）、以下的说法中，是正确的。A）一个逻辑函数全部最小项之和恒等于B）一个逻辑函数全部最大项之和恒等于C）一个逻辑函数全部最大项之积恒等于D）一个逻辑函数全部最大项之积恒等于2）、若将一个异或门（输入端为、）当作

13、反相器使用，则、端应连接。A）或有一个接B）或有一个接C）和并联使用D）不能实现3）、已知、是或非门构成的基本触发器的输入端，则约束条件为。A）B）C）D）4）、用8级触发器可以记忆种不同的状态。A）8B）16C）128D）2565）、由3级触发器构成的环形和扭环形计数器的计数模值依次为。A）8和8B）6和3C）6和8D）3和6三、用卡诺图化简法将下列逻辑函数化为最简与或形式（12）（1）、（2）、，给定约束条件为：四、证明（12）（1）、（2）五、设计一位二进制全减器逻辑电路。（D=A-B-Ci,A：被减数,B：减数,Ci：借位输入,D：差,另有Co：借位输出）（16）六、分析上图时序电路的

14、逻辑功能。FF1,FF2和FF3是三个主从结构的JK触发器,下降沿动作,输入端悬空时和逻辑1状态等效。(20）七、如图，用555定时器接成的施密特触发器电路中，试求：（16）1）当Vcc12V，而且没有外接控制电压时，VT、VT及VT值。2）当Vcc9V，外接控制电压Vco5V时，VT、VT及VT值。数字电子技术试卷(07)一、 数制转换(12)1、()2=()16=()102、(3DBE)16=()2=()103、(257)10=()2=()164、(1)8421BCD=()85、(00101B)原码=()反码=()补码二、选择填空题(12)1)、以下的说法中,是正确的。A)一个逻辑函数全部

15、最小项之和恒等于0B)一个逻辑函数全部最大项之和恒等于0C)一个逻辑函数全部最大项之积恒等于1D)一个逻辑函数全部最大项之积恒等于02)、已知R、S是与非门构成的基本RS触发器的输入端,则约束条件为。A)RS=1B)RS=0C)RS=1D)RS=03)、若JK触发器的原状态为0,欲在CP作用后仍保持为0状态,则激励函数JK的值应是。A)J=1,K=1B)J=0,K=0C)J=0,K=XD)J=X,K=X4)、同步计数器是指的计数器。A)由同类型的触发器构成。B)各触发器时钟端连在一起,统一由系统时钟控制。C)可用前级的输出做后级触发器的时钟。D)可用后级的输出做前级触发器的时钟。5)、同步四位

16、二进制计数器的借位方程是B=,则可知B的CP周期和正脉冲宽度为。A)16、2B)16、1C)8、8D)8、4三、用卡诺图化简法将下列逻辑函数化为最简与或形式(12)(1).(2).Y(A,B,C,D)=(m3,m5,m6,m7,m10),给定约束条件为：m0m1m2m4m8=0四、 证明下列逻辑恒等式(方法不限)(12)(1)、(2)、五、分析下图所示电路中当ABCD单独一个改变状态时是否存在竞争冒险现象？如果存在,那么都发生在其它变量为何种取值的情况下？(16)六、分析如下时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图(20)。七、如图所示,用CMS反相器组

17、成的施密特触发器电路中,若R1=50K,R2=100K,VDD=5V,V=VDD2,试求电路的输入转换电平V、V以及回差电压V。(16)数字电子技术试卷(08)二、 数制转换(10)：1、(11001)2()16()102、(8FFF)16()2()103、(257)10()2()164、(1011B)原码()反码=()补码5、(B)原码()反码=()补码二、选择填空题(10)1)、主从JK触发器是。A)在CP上升沿触发B)在CP下降沿触发C)在CP1稳态触发D)与CP无关2)、触发器的特性方程是。A)B)CD)3)、用8级触发器可以记忆种不同的状态。A)8B)16C)128D)2564)、存

18、在约束条件的触发器是。A)基本RS触发器B)D锁存器C)JK触发器D)D触发器5)、构成模值为256的二进制计数器，需要级触发器。A)2B)128C)8D)256三、判断题：判断下列说法是否正确，正确的打“”，错误的打“”。(10)1)、1001个“1”连续异或的结果是1。()2)、已知逻辑ABAC，则BC。()3)、已知逻辑ABAC，则BC。()4)、函数F连续取100次对偶，F不变。()5)、正“与非”门也就是负“或非”门。()四、用卡诺图化简法将下列逻辑函数化为最简与或形式(10)(1)、(2)、，给定约束条件为：ABCD0五、 证明下列逻辑恒等式(方法不限)(15)(1)、(2)、(3

19、)、六、试画出用3线8线译码器74S138和门电路产生如下多输出逻辑函数的逻辑电路图。(74S138：输入A2、A1、A0；输出)(15)七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。(20)八、试叙述施密特触发器的工作特点及主要用途。(10)数字电子技术试卷(09)三、 数制转换(10)：1、(1)2()16()102、(1000)16()2()103、(039)10()2()164、(00110B)原码()反码=()补码5、(1101B)原码()反码=()补码二、选择填空题(15)1)、同步计数器是指的计数器。A)由同类型的触发器构成。B)各

20、触发器时钟端连在一起,统一由系统时钟控制。C)可用前级的输出做后级触发器的时钟。D)可用后级的输出做前级触发器的时钟。2)、已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3做进位,则其周期和正脉冲宽度是。A)10、1B)10、2C)10、4D)10、83)、若四位同步二进制计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为。A)0111B)0110C)1000D)00114)、若四位二进制加法计数器正常工作时,由0000状态开始计数,则经过43个输入计数脉冲后,计数器的状态应是。A)0011B)1011C)1101D)10105)、在下列功能表示方法中,不适合用于时序逻辑

21、电路功能表示方法的是。A)状态转换图B)特性方程C)卡诺图D)数理方程三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式(10)(1)、(2)、四、用卡诺图化简法将下列逻辑函数化为最简与或形式(10)(1)、(2)、Y(A,B,C)=(m0,m1,m2,m4),给定约束条件为：m3m5m6m70五、证明下列逻辑恒等式(方法不限)(10)(1)、(2)、 X0100011111011001001010011011011001六、试用四位并行加法器74LS283设计一个加/减运算电路。当控制信号M0时它将两个输入的四位二进制数相加,而M1时它将两个输入的四位二进制数相减。允许附加必要

22、的门电路。(74LS283：输入变量A(A3A2A1A0)、B(B3B2B1B0)及CI,输出变量S(S3S2S1S0)及CO)(15)七、对某同步时序电路,已知状态表如下表所示,若电路的初始状态Q1Q000,输入信号波形如图所示,试画出Q1、Q0的波形(设触发器响应于负跳变)(15)。CP八、在图所示的权电阻网络D/A转换器中,若取VEF5V,试求当输入数字量为d3d2d1d0=0101时输出电压的大小(15)。数字电子技术试卷(10)四、 数制转换(10)：1、(3DBE)16()2()102、(17)10()2()163、(743)8()104、(1011B)原码()反码=()补码5、(

23、B)原码()反码=()补码二、选择填空题(10)1)、若将一个异或门(输入端为A、B)当做反相器使用,则A、B端应连接。A)A或B有一个接1B)A或B有一个接0C)A和B并联使用D)不能实现2)、由10级触发器构成的二进制计数器,其模值。A)10B)20C)1000D)10243)、已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3做进位,则其周期和正脉冲宽度是。A)10、1B)10、2C)10、4D)10、84)、在下列功能表示方法中,不适合用于时序逻辑电路功能表示方法的是。A)状态转换图B)特性方程C)卡诺图D)数理方程5)、用反馈复位法来改变8位二进制加法计数器的模值,可以实现

24、模值范围的计数器。A)1-15B)1-16C)1-32D)1-256三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式(10)(1)、(2)、四、用卡诺图化简法将下列逻辑函数化为最简与或形式(10)(1)、(2)、Y(A,B,C,D)=(m2,m3,m7,m8,m11,m14),给定约束条件为：m0m5m10m150五、证明下列逻辑恒等式(方法不限)(10)(1)、(2)六、分析上图所示电路中当A、B、C、D单独一个改变状态时是否存在竞争冒险现象？如果存在,那么都发生在其它变量为何种取值的情况下？(15)七、试分析下图所示时序电路,画出其状态表和状态图。设电路的初始状态为0,画出在图示波形图作用下,Q和Z的波形图(20)。八、比较并联比较型A/D转换器、逐次渐近型A/D转换器和双积分型A/D转换器的优缺点,指出它们各适于哪些情况下采用(15)。专心-专注-专业