基于verilog的fsk调制与解调(呕心沥血-极度精简)(共9页).doc

《基于verilog的fsk调制与解调(呕心沥血-极度精简)(共9页).doc》由会员分享，可在线阅读，更多相关《基于verilog的fsk调制与解调(呕心沥血-极度精简)(共9页).doc（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上先上程序（verilog语言编写）timescale 1ns/1ns / 测试程序module test;reg clk1,rst1,clk2,rst2;reg din1;wire dout1,ddout1;modulator my1(.clk(clk1),.rst(rst1),.din(din1),.dout(dout1);demodulator my2(.clk(clk2),.rst(rst2),.ddin(dout1),.ddout(ddout1);initial begin clk1=0; forever #25 clk1=clk1; endinitialbe

2、gin clk2=0; forever #10 clk2=clk2;end initial begin rst1=1; #15 rst1=0; #50 rst1=1; end initial begin rst2=1; #5 rst2=0; #25 rst2=1; end initial begin #25 din1=1; #400 din1=1; #400 din1=0; #400 din1=1; #400 din1=0; #400 din1=1; #400 din1=0; #400 din1=1; #400 din1=1; #400 din1=0; #400 din1=1; #400 di

3、n1=1; #400 din1=1; #400 din1=0; #400 din1=1; #400 din1=0; #400 din1=0; #400 din1=1; #400 din1=0; #400 din1=0; #400 din1=0; #400 din1=1; #400 din1=1; #400 din1=0; #400 din1=0; #400 din1=1; #400 din1=0; #400 din1=0; #400 din1=0; #400 din1=0; #400 din1=1; #1000 $stop; end endmodulemodule demodulator(cl

4、k,rst,ddin,ddout); /解调input clk,rst;input ddin;output ddout;reg ddout;reg 3:0cnt3;reg temp;reg 3:0cnt4;reg clk1;always (posedge clk or negedge rst)beginif(!rst) cnt3=4b0000;else if(!ddin) cnt3=cnt3+1; else cnt3=4b0000; endalways (posedge clk or negedge rst)beginif(!rst) temp6) temp=1; else temp=0;en

5、dalways (posedge clk or negedge rst)begin if(!rst) begin cnt4=0; clk1=0; end else if (cnt4=4b1001) begin clk1=clk1; cnt4=0; end else cnt4=cnt4+1;end always (posedge clk1 or negedge rst)beginif(!rst) ddout=0;else ddout=temp;end endmodule module modulator(clk,rst,din,dout); / 调制input clk,rst;input din

6、;output dout;reg 1:0 cnt1;reg cnt2;reg f1;reg f2;always (posedge clk or negedge rst)begin if (!rst) begin cnt1=2b00; f1=0; end else if(cnt1=2b11) begin cnt1=2b00; f1=f1; end else cnt1=cnt1+1;endalways (posedge clk or negedge rst)begin if (!rst) begin cnt2=0; f2=0; end else if(cnt2=1) begin cnt2=2b00

7、; f2=f2; end else cnt2=cnt2+1;endassign dout=(din=1)?f1:f2;endmodule 硬件设计方案（1） 调制模块设计频移键控即FSK（FrequencyShift Keying）数字信号对载波频率调制，主要通过数字基带信号控制载波信号的频率来来传递数字信息。在二进制情况下，“1”对应于载波频率，“0”对应载波频率，但是它们的振幅和初始相位不变化。FSK信号产生的两种方法：直接调频法和频率键控法。FSK的调制方框图（2） 解调模块设计数字频率键控（FSK）信号常用的解调方法有很多种如：同步（相干）解调法、FSK滤波非相干解调法。软件设计方案

8、由于在Verilog语言中各个模块电路同时工作采用并行执行的，时序逻辑由时钟驱动，因此在程序中一定要注意时序的设计及时钟的设计，在各个不同的时钟驱动下电路响应的方式。在设计之初应该特别注意Verilog语言的类型。 FSK调制部分：系统是利用2个独立的分频器来改变输出载波频率，以数字键控法来实现FSK捌制。数字键控法也称为频率选择法，他有2个独立的振荡器，数字基带信号控制转换开关，选择不同频率的高频振荡信号实现FSK调制。键控法产生的FSK信号频率稳定度可以做到很高并且没有过渡频率，他的转换速度快，波形好，频率键控法在转换开天发生转换的瞬刚，2个高频振荡的输出电压通常不相等，于是已调信号在基带信息变换时电压会发生跳变，这种现象称为相位不连续，这是频率键控特有的情况。FSK解调部分：通过对clk上升沿和cin上升沿的计数，cnt 为clk计数器，而count为cin的计数器，当 cnt=11时，查看count的值，如果大于等于3，那么此时也就检测到四分频，所以此时cout输出低电平0，否则输出高电平1.也就是这样就完成了频率-幅度变换，把码元“1”与“0”在幅度上区分开来，恢复出数字基带信号。直接用Modelsim仿真即可 调制+解调 调制 解调专心-专注-专业