多功能数字钟讲解(共19页).doc

《多功能数字钟讲解(共19页).doc》由会员分享，可在线阅读，更多相关《多功能数字钟讲解(共19页).doc（19页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上课 程 设 计 课程名称 课题名称 多功能数字钟 专 业 班 级 学 号 姓 名 指导教师 2012年 12月 3专心-专注-专业 设计内容与设计要求一 设计内容：1、 准确计时，以数字形式显示时、分、秒的时间；2、 小时计时要求“24翻1”，分和秒的计时为60进制。3、 可手动较正:能进行时、分、秒的时间校正，只要将开关置于手动位置，可对时、分、秒进行手动脉冲输入调整或连续脉冲输入的校正。4、 整点报时：整点报时电路要求在每个整点前鸣叫5次低音（500HZ）,整点时再鸣叫1次高音（1000HZ）。5、 闹铃功能。 二、设计要求：1、思路清晰，给出整体设计框图和总电路

2、图；2、单元电路设计，给出具体设计思路和电路；3、写出设计报告； 主要设计条件1 提供调试用实验室；2 提供调试用实验箱和电路所需元件及芯片； 说明书格式1 课程设计封面；2 任务书；3 说明书目录；4 设计总体思路，基本原理和框图（总电路图）；5 单元电路设计（各单元电路图）；6 安装、调试步骤；7 故障分析与电路改进；8 总结与体会；9 附录（元器件清单）；10 参考文献11、课程设计成绩评分表 进 度 安 排 第14周星期一:课题内容介绍和查找资料； 星期二:总体电路设计和分电路设计； 星期三:电路仿真,修改方案星期四 :确定设计方案，拟订调试方案,画出调试电路图,安装电路； 星期五:安

3、装、调试电路；第15周星期一二: 安装、调试电路； 星期三：验收电路；星期四五:,写设计报告，打印相关图纸； 星期五下午:带调试电路板及设计报告书进行答辩； 整理实验室及其它事情。 参 考 文 献1、电子线路设计、实验、测试（第二版） 华中理工大学出版社 谢自美 主编2、新型集成电路的应用-电子技术基础课程设计 华中理工大学出版社 梁宗善 主编目录 四 摘要多功能数字钟具有时间显示、闹钟设置、环境温度测量、电网电压、电网频率显示，闹铃控制和电网电压的过压、欠压报警等功能,深受人们欢迎。数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成

4、为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1系统原理框图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。同时必需以标准的1HZ时间信号作为时钟驱

5、动。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。2.设计原理框图秒个位计数分个位计数分十位计数秒十位计数时个位计数时十位计数闹钟模块报时模块校时电路校分电路函数脉冲分频器晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路：分频器电路将32768HZ的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时

6、十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。2方案设计与论证2.1时间脉冲产生电路由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 图 1 555与RC组成的多谐振荡器图2.2分频器电路通

7、常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级二进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级二进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极二进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级二进制计数器，可以将32768z的信号分频为2Hz，其内部框图如图2.

8、1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。 CD4040计数器的计数模数为4096（），其逻辑框图如图5.2。如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。综上所述，可选择CD4060同时构成振荡电路和分频电路。照图5.1，在和之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号.2.3译码驱动及显示单元电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有

9、74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。如图9所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。2.4校时电路首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图所示为所设计的校时电路。2.5报时电路采用仿广播台整点报时的功能：每当数

10、字钟计时快要到正点时候发出响声，通常按照四低音，一高音的顺序发出间断声，以最后一声高音结束的时刻为正点时刻。4低音（约500Hz）分别发生在59分56秒、发生在59分57秒、发生在59分58秒、发生在59分59秒、，最后一声高音（约1KHz）发生在00分00秒，他们的持续时间均为一秒。三 单元电路设计3.1计数电路的设计秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS160。3.2 60进制计数器的设计“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。如图4.所示由74LS160构成的6

11、0进制计数器。首先将两片74LS160，将两片计数器并行进位则最大可实现100进制的计数器。现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。当计数器输出“2Q32Q22Q12Q0、1Q3Q2Q1Q0=0110、0000”时，通过门电路形成一置数脉冲，使计数器归3.3进制计数器的设计同理当个位计数状态为“Q3Q2Q1Q0=0100”，十位计数器状态为“Q3Q2Q1Q0=0010”时，要求计数器归零。3.4 校时电路的设计数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :

12、1在小时校正时不影响分和秒的正常计数 。2在分校正时不影响秒和小时的正常计数 。如图17所示，当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选74LS00，非门则可用与非门2个输入端并接来代替节省芯片。因此实际使用时，须对开关的状态进行消除抖动处理，图17为加2个0.01uF的电容。3.5 译码及驱动显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48

13、。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。由74LS48和LED七段共阳数码管组成的一位数码显示电路如图 16 所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。图 2译码及驱动显示电路图3.6 闹铃功能由6片74LS85数据选择芯片串联，分别将时分秒的各个输出端按照从上到下接到每个85芯片的B3B2B1B0端，然后将85芯片各个A3A2A1A0接到一个双向开关，开关的另为两端分别接到高电平上与地线上。当这样接入时，如果我们需要设定闹铃，就用85芯片连接的开关进行置数，

14、当计时模块的输出端输出的数据与我们置入的数据相同就会从第一块85芯片的OAEQB端口输出一个高电平，将这个高电平与蜂鸣器相连就会在那个时刻产生蜂鸣。达到闹钟的功能。总电路图五、总结与设计调试体会 通过此次课程设计，使我更加扎实的掌握了有关数字电子技术方面的知识，在设计过程中，刚开始毫无头绪，可谓举步维艰。后来经过小组同学的讨论，决定采用化整为零的方法，一个模块一个模块来做，再把它们整合起来。有了清晰的思路，经过大家的努力终于设计出来了，并且仿真正确。做课程设计不仅需要清晰的思路还要谨慎的态度，必须要对各个芯片都了解，对课本知识熟悉才能又快又好的完成。在接线的时候，我们遇到的不少困难，出现各种各

15、样的问题，比如芯片坏了，线路接触不良，电路达不到预期的效果。 回顾此次课程设计，至今我仍感慨颇多，从理论到实践，在这段日子里，可以说得是苦多于甜，但是可以学到很多很多的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，但可喜的是最终都得到了解决。 实验过程中，与队友合作更是一件快乐的事情，只有彼此都付出，彼此都维护才能将

16、作品做的更加完美。果然是团结就是力量，只有互相之间默契融洽的配合才能换来最终完美的结果。 最后，感谢老师对我们的指导和教诲，感谢学校给我们安排这次课程设计活动。附录74LS160 6片4线-10线译码器74LS48 6片四2输入正或门74LS32 1片74LS044片74LS20 4片 四2输入与非门74LS00 4片74LS08 1片7476N 1片74LS85 5片蜂鸣器 参考文献数字电子技术基础 周良权编电子技术课程设计指导 彭介华编电子技术基础实验 陈大钦编电子技术基础实验与仿真 孙胜麟 、郭照南主编电气信息学院课程设计评分表项 目评 价优良中及格差设计方案的合理性与创造性(10%)硬件设计或软件编程完成情况(10%)硬件测试或软件调试结果*(10%)设计说明书质量(10%)设计图纸质量(10%)答辩汇报的条理性和独特见解(10%)答辩中对所提问题的回答情况(10%)完成任务情况(10%)独立工作能力(10%)出勤情况（10%）综 合 评 分 指导教师签名：_ 日 期：_ 注：表中标*号项目是硬件制作或软件编程类课题必填内容； 此表装订在课程设计说明书的最后一页。课程设计说明书装订顺序：封面、任务书、目录、正文、评分表、附件（非16K大小的图纸及程序清单）。