《数字电路与系统设计》第6章习题答案(共21页).doc

《《数字电路与系统设计》第6章习题答案(共21页).doc》由会员分享，可在线阅读，更多相关《《数字电路与系统设计》第6章习题答案(共21页).doc（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上6.1 试分析下图所示电路。解：1）分析电路结构：略2）求触发器激励函数：略3)状态转移表：略4)逻辑功能：实现串行二进制加法运算。X1X2为被加数和加数，Qn为低位来的进位，Qn+1表示向高位的进位。且电路每来一个CP，实现一次加法运算，即状态转换一次。例如X1=，X2=，则运算如下表所示：LSBMSB节拍脉冲CPCP1 CP2 CP3 CP4 CP5 CP6 CP7被加数 X10 1 1 0 1 1 0加 数 X20 0 1 0 1 1 0低位进位 Qn0 0 0 1 0 1 1高位进位Qn+10 0 1 0 1 1 0本位和 Z0 1 0 1 0 1 16.2

2、试作出101序列检测器得状态图，该同步电路由一根输入线X，一根输出线Z，对应与输入序列的101的最后一个“1”，输出Z=1。其余情况下输出为“0”。（1） 101序列可以重叠，例如：X： Z：（2） 101序列不可以重叠，如：X： Z：解：1）S0：起始状态，或收到101序列后重新开始检测。 S1：收到序列起始位“1”。 S2：收到序列前2位“10”。 2） 6.3对下列原始状态表进行化简： (a) 解：1）列隐含表： 2）进行关联比较3）列最小化状态表为： (b)S（t）N（t）/Z（t）X=0X=1AB/0H/0BE/0C/1CD/0F/0DG/0A/1EA/0H/0FE/1B/1GC/0

3、F/0HG/1D/1解：1）画隐含表：2）进行关联比较：3)列最小化状态表：S（t）N（t）/Z（t）X=0X=1ab/0h/0be/0a/1ea/0h/0he/1b/16.4 试画出用MSI移存器74194构成8位串行并行码的转换电路（用3片74194或2片74194和一个D触发器）。解：1）用3片74194：2）用2片74194和一个D触发器状态转移表同上。6.5试画出74194构成8位并行串行码的转换电路状态转移表：Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 M0 M1操 作启动F F F F F F F F1 1准备并入CP10 D0 D1 D2 D3 D4 D5 D6 D7

4、10准备右移CP21 0 D0 D1 D2 D3 D4 D5 D6 10准备右移CP31 1 0 D0 D1 D2 D3 D4 D5 10准备右移CP41 1 1 0 D0 D1 D2 D3 D410准备右移CP51 1 1 1 0 D0 D1 D2 D3 10准备右移CP61 1 1 1 1 0 D0 D1 D21 0准备右移CP71 1 1 1 1 1 0 D0 D1 1 0准备右移CP81 1 1 1 1 1 1 0 D0 1 1准备并入6.6 试分析题图6.6电路，画出状态转移图并说明有无自启动性。解：激励方程：略 状态方程：略状态转移表：111序号Q3 Q2 Q11100100010

5、00有效循环012345000001010011100101011100101偏离状态110111111000 状态转移图该电路具有自启动性。6.7 图P6.7为同步加/减可逆二进制计数器，试分析该电路，作出X=0和X=1时的状态转移表。解：题6.7的状态转移表XQ4n Q3n Q2n Q1n Q4n+1Q3n+1Q2n+1Q1n+1Z00000111110111111100011101101001101110000110010110010111010001010100100100110000010000111000111011000011001010001010100000100001100

6、0011001000001000010000010000110000000101000100100100100011010011010001010001010101010110010110011101011110000110001001011001101001101010110110111100011100110101110111100111101111111111000006.8分析图6.8电路，画出其全状态转移图并说明能否自启动。解：状态转移图： 偏离态能够进入有效循环，因此该电路具有自启动性。逻辑功能：该电路是一个M=5的异步计数器。6.9用IKFF设计符合下列条件的同步计数器电路。当X

7、=0时为M=5的加法计数器，其状态为0，1，2，3，4。当X=1时为M=5的减法计数器，其状态为7，6，5，4，3。解：6.10试改用D触发器实现第9题所述功能的电路。解：略6.11试用JKFF设计符合图6.11波形，并且具备自启动性的同步计数电路。 CP 0 1 2 3 4 5 Q1 Q2 Q3解：略6.12 用四个DFF设计以下电路：（1） 异步二进制加法计数器。（2） 在（1）的基础上用复“0”法构成M=12的异步加法计数器。解：（1） （2）反馈状态为1100 6.13 用四个DFF设计以下电路：（1）异步二进制减法计数器。（2）在（1）的基础上用复“0”法构成M=13的异步计数器。解

8、：题6.13（2）电路图6.14 用DFF和适当门电路实现图6.14的输出波形Z。提示：先用DFF构成M=5的计数器，再用Q3、Q2、Q1和CP设计一个组合网络实现输出波形。 CP Z 000 001 010 011 100解：6.15 试用DFF和与非门实现图6.15“待设计电路”。要求发光二极管前3s亮，后2s暗，如此周期性重复。解： 6.16 试写出图6.16中各电路的状态转移表。（a） (b)解：（a） (b) CR=Q3Q1 LD=Q3Q1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0000000010010001101000101011001111000100100110100010

9、101100111100010011010 M=10 M=86.17 写出图6.17电路的状态转移表及模长M=? 解：状态转移表：Q3 Q2 Q1 Q000000011010001111000101111001111置3置7置11置15 M=86.18 试分析图6.18能实现M=?的分频。解：74161（1）的Q3接至74161（2）的CP，两74161为异步级联，反馈状态为（4C）H=76，又利用异步清0端，所以M=76。6.19试用74161设计循环顺序为0,1,2,3,4,5,10,11,12,13,14,15,0,1的模长为12的计数电路。解： 为了使其具有自启动性，将Q3，Q1接入与

10、非门。6.20 试用74161设计能按8421BCD译码显示的059计数的60分频电路。解：CP M=6 M=106.21 试用TFF实现符合下述编码表的电路。 Q3 Q2 Q1 Q0000001000101011001111000110011011111解：略。6.22 试分析图6.22（a）（b）2个计数器的分频比为多少？解：M=M1M2=636.23 试说明图6.23电路的模值为多少，并画出74160（）的Q0、Q1、Q2、Q3端，74160（）的Q0和RD端的波形，至少画出一个周期。解：M=15 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15()Q0()Q1

11、()Q2()Q3()Q0 RD6.24 试写出图6.24中各电路的状态编码表及模长。解：（1）异步清0，8421BCD码 （2）异步置9 5421BCD码Q3 Q2 Q1 Q0Q0 Q3 Q2 Q1 00000001001000110100 M=5 00000001001000110100100010011100 M=86.25 试用7490设计用8421BCD编码的模7计数器。（1）用R01、R02作反馈端；（2）用S91、S92作反馈端。解：（1） （2） 6.26 试用7490设计用5421BCD编码的模7计数器。（1）用R01、R02作反馈端；（2）用S91、S92作反馈端。解： （1

12、） （2） 6.27 写出图6.27分频电路的模长解：M1=6，M2=8 电路的模长应为6和8的最小公倍数24，即M=24。6.28 写出图6.28的模长及第一个状态和最后一个状态。解：M1=7，M2=8 电路的模长应为7和8的最小公倍数56，即M=56。6.29 图6.29是串入、并入串出8位移存器74165的逻辑符号。试用74165设计一个并行串行转换电路，它连续不断地将并行输入的8位数据转换成串行输出，即当一组数据串行输出完毕时，立即装入一组新的数据。所用器件不线，试设计出完整的电路。解： 6.30 电路如图6.30所示，试写出其编码表及模长并说明理由。解：Q3 Q2 Q1 Q00000

13、00010010001101000101011001111000M=10，因为反馈状态为1100，在8421BCD码中不会出现。所以模长仍为10。6.31 现用信号为f1=100Hz的矩形波，试用两块7490将该信号变换成f0=2Hz的方波。解： M1=5（8421BCD） M2=10（5421BCD）6.32 试用一片7490和一个JKFF构成M=12的分频电路。并要求该电路的第一状态为0001。解： 6.33 在上题中，若要求其输出为8421BCD译码显示时，即计数状态为01，02，11，12编码。试再用一片7490和一个JKFF实现电路。解： 6.34 试用一片7490和一片八选一数据选

14、择器74151实现图6.14输出波形Z。 CP Z解： 6.35 用DFF设计移位型序列信号发生器，要求产生的序列信号为（1） （2）。解：（1）电路图为： （2）6.36 试用DFF设计一个序列信号发生器。使该电路产生序列信号。解： 6.37 试用JKFF设计循环长度M=12的序列信号发生器。解：该题要求设计一个已知序列长度的序列信号发生器，可以用修改最长线性序列的方法得到 6.38 分析图6.28电路，试写出其编码表及模长。解：状态编码表为：(其中Q0为第二个74194的Q0)序号Q0 Q1 Q2 Q3 Q0Z启动12345678900000100001100011100111101111

15、1011110011100011000010000011111因此M=10。6.39试写出图6.39的74194输出端的编码表及数据选择器输出端F处的序列信号。解： F处的序列为：。6.40 写出图6.40中74161输出端的状态编码表及74151输出端产生的序列信号。解： F处的序列信号为：。6.41 试写出图P6.41中74194输出端Q0处的序列信号。解：Q0处的序列信号为：001。6.42 用74194设计序列信号发生器产生序列信号：（1），；（2）,。解：（1）F11111=1M1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 （2）FM1

16、Q0 Q1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 1111CP0题6.42（2）电路图6.43 试用74161、74151及少量与非门实现如下功能：当S=0时，产生序列；当S=1时，产生序列。解： END0D1 74151 YD2D3D4D5D6D7 A2 A1 A01S 1SSSSF&1P Q3 Q2 Q1 Q0T 74161 QccLD CRCP D3 D2 D1 D0 11CP题6.43电路图6.44试用74161、74151及若干与非门设计一电路同时输出两个不同的序列信号：Z1=和Z2=。（不另加控制信号）解： DSL111101Q01 0 1 Q

17、011CP0END0D1 74151 YD2D3D4D5D6D7 A2 A1 A0P Q3 Q2 Q1 Q0T 74161 QccLD CRCP D3 D2 D1 D0 Z2Z11&题6.44电路图6.45 设计一个小汽车尾灯控制电路。小汽车左、右两侧各有3个尾灯，要求：（1）左转弯时，在左转弯开关控制，左侧3个灯按题图P6.45所示周期性地亮与灭；（2）右转弯时，在右转弯开关控制，左侧3个灯按题图P6.45所示周期性地亮与灭；（3）左、右两个开关都作用时，两侧的灯做同样的周期地亮与灭；（4）在制动开关（制动器）作用时，6个尾灯同时亮。若在转弯情况下制动，则3个转向尾灯正常动作，另一侧3个尾灯则均亮。BCA亮灭灭图P6.45解：电路图如下：&1ST1&CR1&D RD QC1SD QD RD QC1SD QD RD QC1SD QCP11QRCQRBQRA右尾灯左尾灯QLAQLBQLCSTCL1111&1&D RD QC1SD QD RD QC1SD QD RD QC1SD Q题6.45电路图6.46 已知由T213构成的电路如图P6.46所示，试作出QA，QB，QC，QD，QCC的波形。解：题6.46波形图专心-专注-专业