数字电路与逻辑设计期末模拟题及答案(共17页).doc

《数字电路与逻辑设计期末模拟题及答案(共17页).doc》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计期末模拟题及答案(共17页).doc（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上数字电路与逻辑设计期末模拟题一、 选择题1、（36.7）10 的8421BCD码为。（）A、（.101）8421BCD B、（.1110）8421BCDC、（.0111）8421BCD D、（.111）8421BCD 2、与（6B.2）16相对应的二进制数为（）A、（.001）2 B、（.01）2C（.01）2 D、（.01）23、在BCD码中，属于有权码的编码是（）A、余3码 B、循环码 C、格雷码 D、8421码4、如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式F=（） A、 B、C、A+B+C D、5、如果1-2所示的波形图，其表示的逻辑关系是（）A、F=

2、AB B、F=A+BC、F= D、F=6、下列器件中，属于组合电路的有（）A、计数器和全加器 B、寄存器和比较器 C、全加器和比较器D、计数器和寄存器7、异或门F=AB两输入端A、B中，A=0，则输出端F为（）A、AB B、B C、 D、08、已知4个组合电路的输出F1F4的函数式非别为：F1=AB+C，F2=AB+CD+BC，F3=+B，F4=（A+）（+），则不会产生竞争冒险的电路是( )A、电路1 B、电路2 C、电路3 D、电路49、边沿触发JK触发器的特征方程是（）A、 =+k B、=+C、=J+ D、=J+K10、用n个出发器件构成计数器，可得到的最大计数长度为（ ）A、n B、2

3、n C、n2 D、211、（0.）8421BCD所对应的十进制数为（）A、（652.16）10 B、（1618.13）10C、（652.13）10 D、（1618.06）1012、八进制数（321）8对应的二进制数为（）A、（）2 B、（）2C、（）2 D、（）213、与（19）10相对应的余3BCD码是（）A、（）余3BCD B、（）余3BCD C、（）余3BCD D、（）余3BCD14、如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系F=（）A、 B、 C、A+B+C D、图1-315、如图1-4所示的波形图表示的逻辑关系是（）A、F= B、F=A+B C、F= D、F=16、已知逻

4、辑函数的卡诺图如图1-5所示能实现这一函数功能的电路是（）17、组合逻辑电路的特点是（）A、含有存储元件 B、输出、输入间有反馈通路 C、电路输出与以前状态有关 D、全部由门电路构成18、函数F=，当变量取值为（），不会出现冒险现象。A、B=C=1 B、B=C=0 C、A=1，C=0 D、A=B=019、由与非门组成的基本RS触发器的特性方程是（）A、B、C、D、20、4个触发器构成8421BCD码计数器，共有（）个无效状态。A、6 B、8 C、10 D、不定二、填空题1、（67）10所对应的二进制数为 和十六进制数为 。2、逻辑函数F=AB+的对偶函数F= 3、在数字逻辑电路中，三极管主要工

5、作在 两种稳定状态。4、如图2-1所示电路能实现的逻辑关系是F= 。5、CMOS传输门组成的电路如图2-2所示，当C=0时，U0= ，当C=1时，U0= 。6、四选一数据选择器，AB为地址信号，I0=I3=1，I1=C，I2=，当AB=00时，输出F= ；当AB=10时，输出F= 。7、3线8线译码器如图2-3所示，他所实现函数F= 。8、时序逻辑电路一般由 和 两分组成。9、半导体存储器，根据用户对存储器进行操作分为 和 两大类。10、十进制数（56）10转换为二进制数为 和十六进制数为 11、逻辑函数F=A（B+C）1的反函数= 12、由于二极管具有 特性，因此可作为开关元件使用。13、由

6、oc门构成的电路如图2-4所示，F的表达式为 14、如图2-5所示电路中，F的表达式为 15、八选一数据选择器电路如图2-6所示，他所实现函数F= 16、3线-8线译码器电路如图2-7所示，它所实现函数F1= ；F2= 。17、JK触发器，要使，则输入J=K= ；或J= ，K= 18、 型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。 型时序电路的输出仅与电路内部的状态有关。19、RAM由若干基本存储电路组成，每个基本存储电路可存放 。三、分析化简题1、化简函数（1）Y1=（C+）（AD+BC）（代数法化简）（2）Y2=AB+BCD+C（卡诺图化简）（3）Y3（A、B、C、D）=+（

7、为函数Y的最小项和，为任意项和）（卡诺图化简）2、电路如图3-1所示，分析电路逻辑功能。3、分析图3-2所示电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图和时序图。4、图3-3所示电路由555定时器构成，它是什么电路？已知定时电阻R=11K，要求输出脉冲宽度tw=1秒，试计算定时电容C的数值？ 5、图3-4电路中74LS290已接成异步十进制计数器，0为最低位，3为最高位，设计数器输出高电平为 3.5v，低电平为0v。当3210=0101时，求输出电压U0的值？ 6、化简函数（1）Y1= （代数法化简）（2）Y2= （卡诺图化简）（3）Y3（A、B、C、D）=（为

8、函数Y3的最小项和，为任意项和）（卡诺图化简）7、电路如图3-5所示，分析电路逻辑功能。（本题8分）8、分析图3-6所示电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。9、由555定时器构成的多谐振动器如图3-7所示，已知R1=1K，R2=8.2K，C=0.1F。试求脉冲宽度T1，振荡频率f和占空比q。10、图3-8所示电路是倒T形电阻网络D/A转换器，已知R=10K，UREF=10V。试求：（1）U0输出范围；（2）当D3D2D1D0=0110时，U0=？ 四、设计题1、用如下器件实现函数Y=ABC，画出逻辑图（或阵列结构图）。（1）与非

9、门；（2）3线8线译码器（74LS138）和与非门；（3）八选一数据选择器（74LS151）；（4）ROM的阵列结构图。2、试用置零法将4位同步二进制计数器74LS161接成十三进制计数器，并画出状态转换图，可以附加必要的门电路。3、用如下器件实现函数Y=（AB）C+画出逻辑图（或阵列结构图）。（1）与非门；（2）3线-8线译码器（74LS138）和与非门；（3）八选一数据选择器（74LS151）；（4）ROM的阵列结构图。4试用置零法将4位同步二进制计数器74LS161接成八进制计数器，并画出状态转换图，可以附加必要的门电路。数字电路与逻辑设计期末模拟参考答案一、1、C 2、A 3、D 4、

10、B 5、C 6、C 7、B 8、B 9、C 10、D11、A 12、A 13、B 14、C 15、D16、D 17、D 18、B 19、C 20、A二、1、（）2 ，（43）16 2、（A+B）（） 3、饱和及截止 4、 5、Ui1，Ui2 6、1， 7、m1+m3+m4+m5+m68、1 9、组合逻辑电路，存储电路 10、只读存储器，随机读写存储器11、（）2，（38）16 12、 13、单向导电14、F=AB 15、F= 16、 或 17、m1+m2+m3+m7，m3+m5+m6+m7 18、1， 19、米利，摩尔 20、一位二值代码三、1、（1）Y1=ACD+ABC （2）Y2 =AB+

11、CD AB CD00011110001110111111111011 （3）Y3=B+C+DAB CD0001111000110111111102、（1）写出逻辑函数式F=ABC+ =ABC+ （2）列真值表 A B CF0 0 01 0 0 100 1 000 1 101 0 0 01 0 101 1 0 01 1 11（3）由真值表可知当ABC=000或111时 F=1，否则F=0所以该电路为“一致电路” 3、（1）驱动方程 （2）状态方程 （3）输出方程 Z=（4）状态转换图 Z10 11101100 011110 10 （5）时序图 此电路是一个同步三进制加法计数器电路可自启动。 4、

12、构成单稳态触发器 tw=1.1RC C=0.08310-3F=83 5、I=（+） U0=RFI=2（+） 当3210=0101时U0=（+）2=（3.5+0.875）=4.375V 6、（1）Y1=A+=A+ （2）Y2=AB CD00011110001101111111110111 （3）Y3=D AB CD0001111000110111111017、（1）写出输出函数表达式= （2）列真值表 A BF1F20 0000 1101 0101 101（3）由真值表可知，F1和AB是异或关系，相当于两个一位二进制数相加所得的本位和数；F2是A和B的逻辑与，相当于两数相加的进位数，所以该电路是

13、由两个一位二进制数相加的加法电路，又称为半加器。 8、（1）驱动方程 （2）状态方程 （3）输出方程 Z=（4）状态转换图 该电路为一同步五进制计数器，电路可自启动 9、T1=0.7（）C=0.7（1+8.2）1030.110-6=0.644ms T=0.7（）C=0.7（1+28.2）1030.110-6=1.218msf=q=% 10、（1）U0= 当D3D2D1D0=1111 时 U0=9.375V 所以输出电压范围为09.375V （2）U0=3.75v 四、1、 Y=ABC=（A+B）C=（A+B）+C = A+B+ ABC+C= （1）与非门 Y=（2）3线-8线译码器和与非门 = （3）八选一数据选择器 I1=I2=I4=I7=1 I0=I3=I5=I6=0 （4）ROM的阵列结构图 2、 3210 11011110000000010010 001111000100 1011 0101101010011000 0111 01103、 Y=（AB）=m0+m3+m5+m6= （1）与非门 Y=（2）3线-8线译码器和非门 Y= （3）八选一数据选择器 I0=I3=I5=I6=1 I1=I2=I4=I7=0 A2 A1A0000111100I0I1I3I21I4I5I7I6 （4）ROM阵列结构图 4、 3210 专心-专注-专业