《数字电路与数字逻辑》期末考试及答案(共4页).doc

《《数字电路与数字逻辑》期末考试及答案(共4页).doc》由会员分享，可在线阅读，更多相关《《数字电路与数字逻辑》期末考试及答案(共4页).doc（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上函授站： 姓名： 专业： 学号： 座位号： 密封线 数字电路与数字逻辑期末考试试卷考生注意：1本试卷共有五道大题，满分100分。2考试时间90分钟。3卷面整洁，字迹工整。4填写内容不得超出密封线。总分题号一二三四五核分人题分2020102426复查人得分得分评卷人一、填空题（每小题1分，共20分） 1 将下列二进制数转为十进制数（）B = （ ）D （11101）B = （ ）D 2 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+254.25）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码 3 把下列4个不同数制的数(76.125)D、

2、(27A)H 、(10110)B、(67)O 按从大到小的次序排列（ ）（ ）( )( ) 。4 对于D触发器，欲使Qn+1=Qn，输入D=（ ），对于T触发器，欲使Qn+1=Qn，输入T=（ ）5 一个512*8位的ROM芯片，地址线为（ ）条，数据线为（ ）条。6 对32个地址进行译码，需要（ ）片74138译码器。7 存储器起始地址为全0，256K*32的存储系统的最高地址为（ ）。8 将下列各式变换成最简与或式的形式（ ）（ ）（ ） 9五级触发器的进位模数最大为（ ）进制。得分评卷人二、组合电路设计题（每空10分，共20分）1 用八选一数据选择器74LS151实现逻辑函数 （10分）

3、2、用74LS138设计一个电路实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）（10分） 得分评卷人三、组合电路分析题（共10分）已知逻辑电路如下图所示，分析该电路的功能。 分评卷人四、分析题（共24分）1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出Q1，Q2的波形图，Q1Q2初态为00。（14分） 2、电路如图所示，要求写出它们的输出函数表达式，化简，并说出它们的逻辑功能。（10分）得分评卷人五、设计题（共26分）1用JK触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。（16分）2、试用74161设计一个同步十进制

4、计数器，要求采用两种不同的方法。（10分） 数字电路与数字逻辑期末考试答案一、填空1、81， 3.6252、.01， .01， .01， .01 3、（27A）H（76.125）D（67）O（10110）B4、Qn, 15、9, 86、47、(3FFF)H8、 A+B AB+C 9、32进制二、组合逻辑设计题1、（5分）F=m3d3+m5d5+m6d6+m7d7（5分）则d3 d5 d6 d7为1，其他为0，画图略。2、F = Y3 Y4Y5 Y7 三、组合逻辑分析题。（5分）F=（5分）异或功能四、时序电路1、状态方程：（4分） 状态表：（4分）0011010010011100状态转换图（4

5、分）00100111画波形图（2分）2、L= = （4分）；C1=AB+（A+B）C（4分）；全加器 （2分）五、1、设计题1.（3分）画出状态迁移图.如图(1)所示:2.（2分）列出状态表.如表(2)所示(化简前); 如表(3)所示(化简后)3.化简状态.通过状态表可以看出,所列状态为最简状态.4.（2分）状态分配. S0-Q1Q0=00;S1-Q1Q0=01;S2-Q1Q0=10;S3-Q1Q0=11.5.（6分）求激励方程.如用JK触发器则激励方程为(由卡诺图(4、5)得): Q1n+1=XQ1nQ0n+XQ1n J1=XQ0n ，K1=X； Q0n+1=XQ1nQ0n+XQ1nQ0n

6、JO=XQ1n K0=XQ1n6.（3分）画出逻辑电路图.如图(6)所示: 2、（5分）第一种方案：设从 Q 3 Q 2 Q 1 Q 0 0000 状态开始计数，取 D 3 D 2 D 1 D 0 =0000 。采用置数控制端获得 N 进制计数器一般都从 0 开始计数。写出 S N-1 的二进制代码为S N-1 S 10-1 S 9 1001写出反馈归零（置数）函数。 由于计数器从 0 开始计数，应写反馈归零函数（5分）第二种方案：利用后 10 个状态 0110 1111 ，取 D 3 D 2 D 1 D 0 0110 ，反馈置数信号从进位输出端 CO 取得。取状态 S15=1111 ，此时正好 CO=1 ，经非门， 可取代与非门。 (a)用前十个有效状态 (b)用后十个有效状态专心-专注-专业