数电课设报告(数字电子钟设计、篮球比赛计时器设计)(共17页).docx
《数电课设报告(数字电子钟设计、篮球比赛计时器设计)(共17页).docx》由会员分享,可在线阅读,更多相关《数电课设报告(数字电子钟设计、篮球比赛计时器设计)(共17页).docx(17页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上数字电路与逻辑课程设计课题名称 1、 数字电子钟设计 2、 篮球比赛计时器设计 二一九年十二月二十日目 录专心-专注-专业第一章 数字电子钟设计1.1设计目的、任务和要求1.1.1设计目的1、 熟悉数字系统的分析和设计方法;2、 合理选用集成电路器件,掌握复杂的逻辑设计和调试方法;3、 提高电路布局、布线及检查和排除故障的能力;4、 掌握计时器单元电路的组成及工作原理;5、 学习、仿真软件(例如Multisim)的使用方法。1.1.2 设计任务设计一个数字电子钟,设计应具有以下功能:1、 学习、掌握仿真软件的使用方法。2、 具有24小时、60分、60秒的十进制数计时器
2、,具有手动校时、校分功能。1.1.3 任务要求理解数字电子钟电路的任务,采用仿真软件提供的中小规模电路器件进行设计。1.2 设计原理及框图1.2.1 数字电子钟的构成由时电路、秒电路和分电路构成。1.2.2 计时电路框图如图1-1所示。秒个位显示屏时十位显示屏时个位显示屏分十位显示屏分个位显示屏秒十位显示屏秒十位显示屏分个位显示屏分十位显示屏时个位显示屏时十位显示屏秒个位计数器秒十位计数器分个位计数器分十位计数器时个位计数器时十位计数器校分控制电路校时控制电路秒个位显示屏时十位计数器时个位计数器分十位计数器分个位计数器秒十位计数器秒个位计数器秒脉冲信号校时控制电路校分控制电路 图1-1 数字电
3、子钟逻辑框图1.2.2.1 秒计数器采用两片十进制计数器74LS160扩展连接,设计60进制计数器,秒电路如图1-2所示。低位74LS160进行10进制计数,当连续输入脉冲使电路输出为1001(构成10进制)时,低位计数器返回0000,并进位输出端向高位计数器传送信号,使ENP、ENT为1,从而使高位计数器开始计数。高位74LS160受到信号进行计时。当高位74LS160输出为0110(构成6进制)时,通过与非门产生“0”信号使CLR端置零,同时,输出的进位信号作为下一个电路的计数脉冲。如图1-2所示。 图1-2 两片74LS160构成60进制秒计数器1.2.2.2 分计数器分电路和秒电路相似
4、,都是由两片十进制计数器74LS160扩展连接成60进制计数器,分计数器电路如图1-3所示。74LS160接收到来自秒电路的上升沿脉冲信号后开始计时。过程与秒电路相同。如图1-3所示图1-3 两片74LS160构成60进制分计数器1.2.2.3 时计数器由两片74LS160芯片构成24进制计数器,时电路如图1-4所示。 当分电路输出进位信号时,下一个脉冲到达时产生上升沿脉冲信号,触发时电路开始计数。当低位74LS160计时到0100(即十进制数4)、高位74LS160计时到0010(即十进制数2)时,通过与非门连接低位的Qc端和高位的Qb端产生置零信号同时传到高位74LS160的CLR端和低位
5、的置零端CLR端,将时十位计数器和时各位计数器归零。图1-4 两片74LS160构成24进制时计数器1.2.3 校时电路当键分别拨向S1、S2时,分电路、时电路的脉冲来自脉冲发生器,此时,电路分别进行计数而不受低位电路的影响。当达到需要的时、分时,键重新拨回,停止自发计数,可达到校时、校分的目的。图1-5 校时、分电路1.2.4 显示电路本次设计中采用为自带译码器的四个引脚的DCD_HEX_GREEN数码管显示,数码管分别与六片74LS160芯片的QA、QB、QC、QD端相连接,可显示0-9,如下图1-6所示。图1-6 计数显示电路1.3 整体电路数字电子钟的总电路图如图1-7所示。图1-7
6、数字电子钟总电路图1.4 实验元器件及其管脚图,功能表1.4.1 74LS160的管脚图、功能表74LS160管脚图如图1-8所示。 图1-8功能如表1-1所示。 表1-1输入输出RDLDETEPCPD3D2D1D0QDQCQBQA0XXXXXXXX000010XXd3d2d1d0d3d2d1d01111XXXX计数1101XXXXXX保持(Qcc=0)111X0XXXXX保持从逻辑图和功能表可知,该计数器有消零信号RD、使能信号EP、ET、置数信号LD、时钟信号CP和数据输入端D0、D1、D2、D3,另外还有四个数据输出端QA、QB、QC、QD以及进位输出Qcc,且Qcc=QA*QB*QC*
7、QD*ET,根据功能表分析,计数器功能如下: (1)当RD=0,无论其他控制信号处于什么状态,计数器清零。 (2)当RD=1, LD=0时,钟脉冲上升沿到达,无论其他控制信号处于什么状态,QDQCQBQA=D3D2D1D0,即完成了并行置数功能。若没有时钟脉冲上升沿到达,尽管LD=0,也不能将预置数据输入QAQBQCQD端,此即同步预置与异步预置的不同之处。 (3)当RD=1、LD=1、EP=ET=1时,计数器随着时钟脉冲按8421码循环计数。当计数状态达到1111时,其Qcc=1产生进位输出,其脉宽为一个时钟脉冲周期。 (4)RD=1、LD=1、EP=0、ET=1时,计数器所有输出(包括Qc
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数电课设 报告 数字 电子钟 设计 篮球比赛 计时器 17
限制150内