《数字逻辑》数字时钟课程设计报告资料(共9页).doc

《《数字逻辑》数字时钟课程设计报告资料(共9页).doc》由会员分享，可在线阅读，更多相关《《数字逻辑》数字时钟课程设计报告资料(共9页).doc（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上数字逻辑课程设计报告 题 目 数字时钟 学院（部） 信息工程学院 专 业 计算机科学与技术 班 级 计算机一班 学生姓名 学 号 6 月 29 日至 7 月 3 日 共 1 周 指导教师（签字） 题 目一摘要： 钟表的数字化给人们的生产生活带来了极大的方便，并且极大的扩展了钟表原先的报时功能。诸如定时自动报有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常警、学校的按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯，甚至各种定时电气的自启用等。所现实的意义。本次数电课设我组设计的数字时钟是由石英晶体振荡器、分频器、计数器、译码器、显示器、校时

2、电路、报时电路和计时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器在七段显示器上显示时间。二关键词： 校时 计时 报时 分频 石英晶体振荡器三技术要求：1、有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能；2、有计时功能，时钟不会在计时的时候停下。计时范围是099秒；3、有闹铃功能，闹铃响的时间由使用者自己设置，闹铃时间至少一分钟；4、要在七段显示器（共阴极6片）显示时间；5、电子钟要准确正常地工作。四、方案论证与选择：钟表的是长期使用的器件，误差容易积累由此增大。所以要求分频器产生的秒脉冲要极其准确。而石

3、英晶体产生的信号是非常稳定的，所以我们使用石英晶体产生的信号经过分频电路作为秒脉冲。秒脉冲信号经过6级计数器，分别得到“秒”、“分”、“时”的个位、十位的计时。由实际的要求，“秒”、“分”计数器为60进制的计数器，小时为24进制。由于74LS160十进制加法计数器易于理解使用，我们在设计各个计数器时都是由采用74LS160芯片级联构成。在计时部分，最小单位是0.01s，我们采用555多谐振荡器产生100HZ的信号作为秒脉冲进入一个4级计数器，计时范围是099秒。石英晶体我们选择的是振荡频率为2（我们找到的最小振荡频率为n=15），与四个74LS161组成的计数器来分频，使振荡频率变为1HZ,这

4、样秒脉冲就产生了。闹钟的设计可以由使用者自己设计闹铃响的时间，当“时”、“分”跟时钟显示的一样时闹铃就开始响，知直到一分钟之后“分”位进一时闹铃才停止响动。五、方案的原理框图：六、 总体电路图：七、 单元电路设计、元器件选择和电路参数计算： 计时电路（刘强负责）：石英晶体振荡电路&分频器（程亚飞负责）：显示器（刘强负责）：主要计时电路&校时（席辉负责）：闹铃电路（程亚飞负责）：电路的连接和显示屏的切换（席辉负责）：我设计的是计时电路，使用的是555多谐振荡电路，=67.5k，=54k，C=0.082F。由于计数器的最小单位是0.01s，所以要求振荡器输出的信号是100HZ，在该电路中，振荡电路

5、产生的输出信号u=1C2(+2)100.2HZ，误差大概为0.2。555多谐振荡电路产生的100HZ的脉冲接入四个级联的74LS160十进制加法器构成的计数器上，每个74LS160都是十计数器，每个74LS160十进制加法器接一个七段译码显示器用以显示计数时间。而控制端是由用集成与非门构成的基本RS触发器，属于低电平直接触发的触发器，有直接置位、复位的功能。控制端主要是控制与555振荡器的输出信号的与门的打开与关闭。K1按下时开始计时，K2按下时停止计数，再按下K1继续计时；K3按下时清零，K4按下时就可以重新开始计时。与石英晶体振荡器相连的分频器使用的是四片级联的74LS161十六进制加法计

6、数器。其他计数器的级联芯片都是用74LS160十进制加法计数器。八、 收获与体会：经过一个学期的数字逻辑学习和一场数字逻辑考试之后，我们迎来了这次数字逻辑的课设。老师是一个负责任的老师，对我们要求严格。但是在答辩的时候又毫不吝啬地指导我们找到新思路，并且要求每个同学都有自己的东西，不允许打酱油的事情发生。我们在一开始选择试验的时候出现了偏差，因为我们组选择了一个比较容易的题数字时钟。老师也多次表示这个题目实在太简单了，要求应该添加新的功能。所以就有了计时功能和闹铃功能。三人分工做这个课设，我所负责的是计时功能和显示器这一块，显示器挺简单的，所以主要是做计时功能这一块。虽然看起来简单，但是实现起

7、来总是有不尽人意的地方。我们这次数电课设从网上和图书馆各种资料中确实学到了很多东西，通过这次实验，了解了常用的芯片的使用，还有石英晶体振荡器和555多谐振荡器的使用。我们现在的水平还很低，虽然实现了电子时钟的基本功能，但是要做一个功能跟现在市场上的电子表差不多的电子时钟还是很难的。所以我们的能力还不够，数字逻辑的海洋是广无边际的。我们还需要努力学习数字逻辑知识。这次数字逻辑课设，三人组也讨论过很多东西，每个人都有他不同的想法。新颖的设计不全是一个人提出来的，团队的力量大于三人力量之和。当然团队的分工也会让我们的工作更加轻松愉快。九、参考文献：1 张宪，张大鹏. 详解实用电子电路128例 北京：

8、化学工业出版社，2013.42 林涛. 数字电子技术基础.第二版 北京：清华大学出版社，2012.43 刘常澍. 数字逻辑电路 北京：高等教育出版社，2008.94 王泽宝，赵博. 数字电路实验典型范例剖析 北京：人民邮电出版社，2004.55 侯传教. 数字逻辑电路与实验 北京:电子工业出版社，2009.76 范文兵，李浩亮，李敏. 数字电路与逻辑设计习题解答及实验指导 北京：清华大学出版社，2013.8 十、元器件明细表，附图：七段数码管 6个7447七段显示译码器 6片74LS161 4片74LS160 14片32768（）HZ石英晶体 1片555定时器 1片响铃 1个67.5k电阻、54k电阻各一个和3k电阻若干、0.082F电容和0.01F电容各一个评 语 评阅人： 日期：专心-专注-专业