计算机科学与技术计算机组成原理(共12页).doc

《计算机科学与技术计算机组成原理(共12页).doc》由会员分享，可在线阅读，更多相关《计算机科学与技术计算机组成原理(共12页).doc（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上计算机组成原理实 验 指 导 书崔立民编沈阳大学信息工程学院专心-专注-专业目录47课程编号： 课程类别：必修适用层次：本科 适用专业：计算机科学与技术课程总学时：64 适用学期:第5学期 实验学时：12 开设实验项目数：3撰写人：崔立民 审核人：周昕 教学院长：范立南实验一：定点运算器设计一、实验目的与要求要求学生可以设计一个定点运算器，并验证运算器的基本功能。1. 掌握算术逻辑运算单元（ALU）的工作原理2. 熟悉简单运算器的数据传送通路3. 验证4位运算功能发生器（74LS181）的组合功能4. 按给定数据，完成几种指定的算术逻辑运算二、实验类型验证型三、实验原

2、理及说明实验中所用的运算器数据通路如图1.1所示。ALU是一个由2片74LS181组成的8位运算器，右方为低4位运算器芯片，左方为高4位运算器芯片。低位芯片的进位输出端C(n4)与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位运算中。低位芯片的进位输入端Cn可与外接的初始进位信号相连，高位芯片的进位输出引至外部。两个芯片的控制端SO、S1、S2、S3和M是相连的。为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2(用锁存器74LS273实现）来锁存数据。要将内总线上的数据锁存到DR1或DR2中，则锁存器74LS273的控制端LDDR1或LDDR2须为高

3、电平。当T4脉冲到来时，总线上的数据就被锁存进DR1或DR2中了。为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245实现）。若要将运算结果输出到总线上，则要将三态门74LS245的控制端ALUB置低电平。否则输出高阻态。数据输入单元（实验板上印有 INPUT DEVICE）用以给出参与运算的数据。其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号SWB取低电平时，开关上的数据就通过三态门而送入内总线中。总线数据显示灯（在 BUS UNIT单元中）已与内总线相连，用来显示内总线上的数据。控制信号中除T4为脉冲信号外，其他均为电平信号。由于

4、实验电路中的时序信号已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4接至“STATE UNIT”单元中的微动开关KK2的输出端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。SO、S1、S2、S3、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号使用“SWITCH UNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1、LDDR2为高电平有效。对于单总线数据通路，做实验时就要分时控制总线，即当向 DR1、DRZ2暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关

5、闭；同样，当运算器输出结果至总线时也应保证数据输入三态门是关闭状态。图1.1 运算器数据通路原理图四、实验仪器序 号名 称主要用途1计算机组成原理实验系统一套2导线五、实验内容和步骤连接线路按照图1.2连接实验电路。数据线用8位排线，单命令控制信号用单信号线。打开实验箱电源向暂存器DR1打入数据拨动数据开关形成二进制数据，数据显示灯会有相应的显示。每个灯代表一个二进制位，灯亮为0，灯灭为1。将数据输出到数据总线，为了保证数据总线上没有冲突的数据，需要关闭ALU的输出。按一下微动开关KK2，向DR1的时钟脉冲端发送一个上升沿脉冲，将数据总线的数据打入DR1。图1.2 定点运算器设计实验接线图向暂

6、存器DR2打入数据步骤类似于，与其区别在于向DR2发送上升沿脉冲信号。进行数据计算并观察计算结果ALU的运算模式可以在实验参考书的第55页图2.5的74LS181运算功能表得到，本实验所用的74181是正逻辑。按照运算表拨动运算模式控制信号S0、S1、S2、S3、Cn、M，可以在数据总线显示灯上观察计算的结果六、实验数据处理与分析验证74181运算表。七、注意事项实验室应严格按照信号发生顺序发送命令信号，否则无法得到正确的实验结果八、预习与思考题设计下面运算的运算模式控制信号：1. DR1DR2DR12. DR2 + 1 DR1实验二：存储系统设计一、实验目的与要求1. 设计一个数据通路并熟悉

7、它的原理；2. 掌握数字逻辑电路的一般规律；3. 掌握静态随即存储器的工作特性以及数据的读写方法。二、实验类型验证型三、实验原理及说明实验所用的半导体静态存储器电路原理如图2.1所示，实验中的静态存储器由一片6116（2K*8）芯片构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。地址灯ADOAD7与地址线相连，显示地址线状况。数据开关经一个三态门（74LS245）连至数据总线，分时给出地址和数据。因地址寄存器为8位，所以接入6116芯片的地址为A7AO，而高3位A8A10接地，所以其实际容量只有256字节。6116芯片有三个控制线：CE（片选线）、OE（读线）、WE写线）

8、。当片选有效（CE0）、OE0时进行读操作，WE=0时进行写操作。本实验中将OE常接地，在此情况下，当CE0、WE0时进行读操作，CE0、WEl时进行写操作，其写时间与T3脉冲宽度一致。实验时将T3脉冲接至实验板上时序电路模块的TS3相应插孔中，其脉冲宽度可调，其他电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SWB为低电平有效，LDAR为高电平有效。图2.1存储系统实验原理图四、实验仪器序 号名 称主要用途计算机组成原理实验系统一套导线若干台式计算机一台五、实验内容和步骤形成时钟脉冲信号T3。具体接线方法和操作步骤如下：接通电源，用示波器接到方波信号源的输出插孔H23调节

9、电位器W1及W2，使H23端输出实验所期望的频率和占空比的方波。将时序电路模块（STATE UNIT）单元中的和信号源单元（SIGNAL UNIT）中的 H23排针相连。在时序电路模块中有两个二进制开关“STOP”和“STEP”。将“STOP”开关置为“RUN”状态、“STEP”开关置为“EXEC”状态时，按动微动开关START，则TS3端输出连续的方波信号，此时调节电位器W1，用示波器观察，使T3输出实验要求的脉冲信号。当“STOP”开关置为“RUN”状态、“STEP”开关置为“STEP”状态时，每按动一次微动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。用PC联机软件中的

10、示波器功能也能看到波形。这样可以代替真实示波器。按图2.2连接实验线路，仔细查线无误后接通电源。图2.2存储系统实验接线图写存储器。给存储器的00、01、02、03、04地址单元中分别写入数据11H、12H、13H、14H、15H。由上面的存储器实验原理图（图2.1）看出，由于数据和地址全由一个数据开关给出，因此要分时地给出。下面的写存储器要分两个步骤：第一步写地址，先关掉存储器的片选（CEl），打开地址锁存器门控信号（LDAR1），打开数据开关三态门（SWB0），由开关给出要写入的存储单元的地址，按动START产生T3脉冲将地址打入到地址锁存器；第二步写数据，关掉地址锁存器门控信号（LDAR

11、0），打开存储器片选，使之处于写状态（CE0，WE1），由开关给出此单元要写入的数据，按动SIART产生T3脉冲将数据写入到当前的地址单元中。写其他单元依次循环上述步骤。写存储器流程如图2.3所示（以向00号单元写入11H为例）。图2.3写存储器流程读存储器。依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，读每个单元也需要两步：第一步写地址，先关掉存储器的片选（CEl），打开地址锁存器门控信号（LDAR1），打开数据开关三态门（SWB0），由开关给出要写存储单元的地址，按动START产生T3脉冲将地址打入到地址锁存器；第二步读存储

12、器，关掉地址锁存器门控信号（LDAR0），关掉数据开关三态门（SWB1），片选存储器，使它处于读状态（CE0，WE0），此时数据总线上显示的数据即为从存储器当前地址中读出的数据内容。读其他单元依次循环上述步骤。读存储器操作流程如下图3.4所示(以从00号单元读出11H数据为例）。图2.4读存储器流程六、实验数据处理与分析观察分析存储器的最小写入时间七、注意事项本实验使用的存储芯片是静态存储器，在执行存储器读写操作时必须在地址信号和数据信号稳定的情况下再发送存储器读写命令。八、预习与思考题1. 如何测定存储器的最小写入时间？实验三：数据通路设计一、实验目的与要求1. 设计一个数据通路并熟悉它的原

13、理；2. 掌握数字逻辑电路的一般规律；3. 掌握指令周期的设计方法，熟悉指令的执行过程。二、实验类型综合型三、实验原理及说明实验原理图图3.1为本实验所使要用的8位单总线运算器数据通路图。图3.2为本实验的接线图。两片74LS181构成了8位字长的ALU。两个8位字长的寄存器273（8位D触发器）作为暂存工作寄存器DR1和DR2，保存参与运算的数据或运算结果。ALU的输出通过三态门74LS245发送到数据总线上。实验台操作板上运算器单元的八个发光二极管显示灯接在数据总线BUS上，可以显示数据总线上的数据。参与运算的数据通过另一个三态门74LS245输入到BUS总线上，还可送至DR1或DR2暂存

14、工作寄存器，也可以送入RAM芯片6116，还可以送入地址锁存器AR。图中除了8位排线的信号都是控制信号，除了T3 、T4是脉冲信号外，其他均为电位信号。S3，S2，S1，S0，M，LDDR1，LDDR2，各电位控制信号用二进制数据开关来模拟，其中，为低电平有效。6116为静态RAM存储芯片，存储容量为2K*8，为了实验方便，只使用其中的低8位地址，即使用256*8的容量。存储芯片6116的片选信号为，低电平有效；存储器读写控制信号为，高电平读，低电平写。实验箱中接入6116的引脚信号是经过时序部件的信号，控制面板上的读写控制信号为WE，高电平时6116工作在写状态，低电平时6116工作在读状态

15、。6116工作的地址保存在地址锁存器AR中，可以通过数据总线向AR寄存器打入数据，存储器模块的地址显示灯显示存储器工作的地址。图3.1数据通路数据总线的冲突数据通路中有3个设备可以向数据总线输出数据，分别是INPUT单元、ALU、6116，所以，应该保证这3个部件在工作时没有数据发送冲突。AR寄存器内容的保护6116是静态RAM，读写过程中地址线的内容不能发生变化，所以访存地址打入AR后应该将LDARL，这样AR的打入脉冲端被封锁，AR的内容就不会变化了。四、实验仪器序 号名 称主要用途1计算机组成原理实验系统一套2台式计算机一台3导线五、实验内容和步骤向DR1(DR2)打入数据用INPUT单

16、元的DIP开关设定一个数据，打开INPUT的三态控制端(SW-BL)，将数据输出到数据总线，关闭ALU的输出(ALU-BH)和6116的输出(CEH)，打开DR1的打写入控制(LDDR1H，LDDR2L)，发T4脉冲。向DR2打入数据时LDDR2H，LDDR1L，其他步骤相同。 向AR打入数据用INPUT单元的DIP开关设定一个数据，打开INPUT的三态控制端(SW-BL)，将数据输出到数据总线，关闭ALU的输出(ALU-BH)和6116的输出(CEH)，打开AR的打入控制(LDARH)，发T3脉冲。向6116写入数据设定访存地址按照的步骤向AR写入一个地址。图3.2实验接线图写入数据用INP

17、UT单元的DIP开关设定一个数据，打开INPUT的三态控制端(SW-BL)，将数据输出到数据总线，关闭ALU的输出(ALU-BH)。使6116工作在写状态(CEL，WEH)，发T3脉冲。从6116读取数据设定访存地址按照的步骤向AR写入一个地址。读出数据关闭INPUT的三态控制端(SW-BH)，关闭ALU的输出(ALU-BH)。使6116工作在读状态(CEL，WEL)。六、实验数据处理与分析设计指令的执行动作序列七、注意事项本实验连线时会发生2个信号共用1根信号线的情况，要注意区分信号的区别。八、预习与思考题设计加法指令ADD DR2，(DR1)的指令执行微程序。(DR1)为寄存器间接寻址方式。