简单计算器EDA设计(共16页).doc

《简单计算器EDA设计(共16页).doc》由会员分享，可在线阅读，更多相关《简单计算器EDA设计(共16页).doc（16页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上目 录第一章 设计原理1.1 课程设计依据在掌握常用数字电路功能和原理的基础上，根据EDA技术课程所学知识，利用硬件描述语言Verilog HDL、EDA软件Quartus II和硬件平台Cyclone/Cyclone II FPGA进行电路系统的设计。1.2 课程设计内容及原理设计一个简单计算器，采用简单4*4计算器键盘，输入2位十进制数进行+、-、 *、/ 四种运算，输入数据分别用两位数码管显示，输出用四位数码管显示4位10进制数，其中除法的结果显示分为商和余数两部分，要求设计键盘扫描存储逻辑，采用时序逻辑和有限状态机设计实现计算器操作的顺序步骤。 1.3 课程设

2、计要求1、 要求每个同学独立完成设计任务。2、 课程设计说明书封面格式要求见天津城市建设学院课程设计教学规范附表1。3、 课程设计的说明书要求简洁、通顺，计算正确，图纸表达内容完整、清楚、规范。4、 测试要求：根据题目的特点，采用相应的时序仿真或者在实验系统上观察结果。5、 课程设计说明书要求：1)说明题目的设计原理和思路、采用方法及设计流程。2)对各子模块的功能以及各子模块之间的关系作明确的描述。3)对实验和调试过程，仿真结果和时序图进行说明和分析。4)包含系统框图、电路原理图、HDL设计程序、仿真测试图。第二章 设计流程2.1设计流程图设计流程如下图，分别用两个数码管表示二位十进制数，用一

3、个case语句表示输入数值采用哪种运算方式，分别用00，01，10，11表示加、减、乘、除。首先对运算符号进行选择，然后再在各自模块进行计算，用38译码器选择从哪个数码管输出。图1 硬件设计流程图图2 输出结果A. B的软件流程图第三章 模块连接3.1 四选一多路器通过对四选一多路器设计，对计算器的运算符“+”，“-”,“*”,“/”进行选择图3 四选一多路器程序如下：module jsq(a,b,c,out,out1,out2);input7:0a,b;input1:0c;output15:0out;output7:0out1,out2;reg 15:0out;reg7:0out1,out2

4、;always(a,b,c,out) case(c) 2b00:begin out1=0; out2=0; out=a+b; end 2b01:begin out1=0; out2=0; out=a-b; end 2b10:begin out1=0; out2=0; out=a*b; end 2b11:begin out1=a/b; out2=a%b; out=out1,out2; end default:; endcaseendmodule3.2 7段数码管显示3.2.1 LED灯接线部分显示7段数码显示译码器原理：通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然

5、而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示（数码管可以显示0F），最方便的方法就是利用译码程序在FPGA/CPLD中来实现。EL-EDA-实验系统的显示采用8位八段共阴极数码管（高电平有效），所对应的接口序号为：8段驱动接口：a、b、c、d、e、f、g、Dp；作为7段译码器，输入为需要显示的数，输出信号LED7S的7位分别接如图4数码管的7个段，高位在左，低位在右。例如当LED7S输出为“”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。注意：这里没有考虑表示小数点

6、的发光管，如果要考虑，需要增加段h。图4 共阴数码管及其电路8位数码扫描显示原理：四位拨码开关产生8421BCD码，经译码电路后成为7段数码管（不包括小数点段位）的字形显示驱动信号（ag）。图5所示的是8位数码扫描显示电路，其中每个数码管的7个段： g、f、e、d、c、b、a都分别连在一起，8个数码管分别由8个选通信号k1、k2、k8来选择。被选通的数码管显示数据，其余关闭。如在某一时刻，k3为高电平，其余选通信号为低电平，这时仅k3对应的数码管显示来自段信号端的数据，而其它7个数码管呈现关闭状态。根据这种电路状况，如果希望在8个数码管显示希望的数据，就必须使得8个选通信号k1、k2、k8分别

7、被单独选通，并在此同时，在段信号输入口加上希望在该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的。图5 8位数码驱动显示电路扫描电路通过可调时钟输出片选地址SEL2.0。由SEL2.0 通过3-8译码器的输出决定了8位中的哪一位显示，ag决定了显示什么字形。SEL2.0变化的快慢决定了扫描频率f扫描的快慢。3.2.2数码管程序设计数码管模块：图6 数码管模块程序如下：module DECS7S (A, LED7S);input 3:0 A;output 6:0 LED7S;reg 6:0 LED7S;always (A)begin case(A)4b0000: LED7

8、S=7b;4b0001: LED7S = 7b ; 4b0010: LED7S = 7b; 4b0011: LED7S = 7b; 4b0100: LED7S = 7b ; 4b0101: LED7S = 7b; 4b0110: LED7S = 7b ;4b0111: LED7S = 7b ;4b1000: LED7S = 7b ; 4b1001: LED7S = 7b ; 4b1010: LED7S = 7b ; 4b1011: LED7S = 7b ;4b1100: LED7S = 7b ;4b1101: LED7S = 7b ; 4b1110: LED7S = 7b ;4b1111: L

9、ED7S = 7b ;endcase endEndmodule3.3 循环扫描模块循环扫描模块：图7 循环扫描模块程序如下：module xhsm(clk,rst,count,Dout);input clk,rst;output6:0Dout;output2:0count;reg6:0Dout;reg2:0count;reg6:0LED7S1,LED7S2,LED7S3,LED7S4,LED7S5,LED7S6,LED7S7,LED7S8;always(posedge clk or negedge rst) begin if(!rst) count=3b000; else if(count=3

10、b111) count=3b000; else count=count+3b001; end always(posedge clk) begin case(count) 3b000: Dout=LED7S1; 3b001: Dout=LED7S2; 3b010: Dout=LED7S3; 3b011: Dout=LED7S4; 3b100: Dout=LED7S5; 3b101: Dout=LED7S6; 3b110: Dout=LED7S7; 3b111: Dout=LED7S8; endcase endendmodule3.4 简易计算器总体程序设计程序如下：module jsq9(a,b

11、,c,Dout,count,clk,rst);input7:0a,b;input clk,rst;input1:0c;output6:0Dout;output 2:0count;reg6:0Dout;reg2:0count;reg15:0out;reg6:0 LED7S1,LED7S2,LED7S3,LED7S4,LED7S5,LED7S6,LED7S7,LED7S8;DECL7S u1(.A(a7:4),.LED7S(LED7S1);DECL7S u2(.A(a3:0),.LED7S(LED7S2);DECL7S u3(.A(b7:4),.LED7S(LED7S3);DECL7S u4(.A

12、(b3:0),.LED7S(LED7S4);DECL7S u5(.A(out15:12),.LED7S(LED7S5);DECL7S u6(.A(out11:8),.LED7S(LED7S6);DECL7S u7(.A(out7:4),.LED7S(LED7S7);DECL7S u8(.A(out3:0),.LED7S(LED7S8);reg7:0out1,out2;always(a,b,c,Dout,count,clk,rst) case(c) 2b00:out=a+b; 2b01:out=a-b; 2b10:out=a*b; 2b11: begin out1=a/b; out2=a%b;

13、out=out1,out2; end default:;endcasealways(posedge clk or negedge rst) begin if(!rst) count=3b000; else if(count=3b111) count=3b000; else count=count+3b001; endalways(posedge clk) begin case(count) 3b000:Dout=LED7S1; 3b001:Dout=LED7S2; 3b010:Dout=LED7S3; 3b011:Dout=LED7S4; 3b100:Dout=LED7S5; 3b101:Do

14、ut=LED7S6; 3b110:Dout=LED7S7; 3b111:Dout=LED7S8; endcase Endendmodulemodule DECL7S (A, LED7S);input 3:0 A;output 6:0 LED7S;reg 6:0 LED7S;always (A) begin case(A) 4b0000: LED7S = 7b; 4b0001: LED7S = 7b; 4b0010: LED7S = 7b; 4b0011: LED7S = 7b; 4b0100: LED7S = 7b; 4b0101: LED7S = 7b; 4b0110: LED7S = 7b

15、; 4b0111: LED7S = 7b; 4b1000: LED7S = 7b; 4b1001: LED7S = 7b; 4b1010: LED7S = 7b; 4b1011: LED7S = 7b; 4b1100: LED7S = 7b; 4b1101: LED7S = 7b; 4b1110: LED7S = 7b; 4b1111: LED7S = 7b; endcase endendmodule 第四章 仿真分析4.1 四选一多路器4.1.1四选一多路器仿真图在软件Quartus II中输入程序，进行仿真，如下：四选一多路器仿真图如下：图8 四选一多路器仿真图4.1.2四选一多路器仿真波

16、形分析如图4所示为计四选一多路器的实序仿真图，当输入a为1、b为1、c为00时输出out为2即1+1=2；当输入a=5，b=4，c=01时输出out=1.即5-4=1，当输入a=9，b=6，c=10时输出out=54，即9*6=54，当输入a=12，b=8，c=11时输出out1=1，out2=4，即商为12/8=1,余数为12%8=4.经此验证分析证明此计算器计算准确无误。模块设计成功。4.2 数码管4.2.1数码管原理图与仿真图在Quartus II中输入程序，进行波形仿真。原理图如下所示：图9 数码管原理图数码管仿真图如下图所示：图10 数码管仿真图4.2.2数码管原理图与仿真图分析扫描

17、电路通过可调时钟输出片选地址SEL2.0。由SEL2.0 通过3-8译码器的输出决定了8位中的哪一位显示，ag决定了显示什么字形。SEL2.0变化的快慢决定了扫描频率f扫描的快慢。片选地址端SEL2.0可由计数器74161（使用quartus自带的库函数）产生，如图9所示，从000计数到111，以使3-8译码器顺序选通k1、k2、k8。EL-EDA-实验系统中已自带3-8译码器，其对应输入接口为：SEL0SEL2，悬空为高电平，其具体的对应关系如下表所示，故图9中的38译码器可以省掉。如图10所示为数码管显示器的时序仿真波形，当输入为2时七段数码管中abcdefg的高低电平分别为即abcdg点

18、亮显示数字2，当输入为4时七段数码管对应显示即abcdef被点亮显示数字4.经验证其他数字显示均正确，七段数码管显示器模块设计仿真成功4.3 循环扫描4.3.1循环扫描仿真图在软件Quartus II中输入程序，对程序进行仿真。循环扫描仿真图如下图所示：图11 循环扫描仿真图4.3.2 循环扫描模块分析如图11所示为循环扫描时序仿真波形，该模块是一个循环扫描计数器，在时钟和复位信号的控制下，从000111循环计数分别控制八个数码管循环点亮，由于时钟的频率比较快，大于人眼的分辨率，所以显示出八个数码管同时点亮，即同时显示计算器的输入、输出。4.4 四选一多路器4.4.1简单计算器总体仿真图在软件

19、Quartus II中输入程序，进行仿真：计算器总体设计仿真图如下：图12 总体设计仿真图4.4.2简单计算器仿真图设计分析如图12所示为简易计算器总体设计仿真波形，设计一个四选一多路器，当c为00时，为加法，c为01时，为减法；c为10时，为乘法；c为11时，为除法。如图，在rst为低电平时，输出延迟，当rst为高电平后，在clk上升沿时，a为，b为，c为00，数码管1表示a的高四位，数码管2表示a的低四位，数码管3表示b的高四位，数码管4表示b的低四位，数码管5到数码管8表示输出Dout。依次类推，可以看出，仿真出来的时序图是正确的。第五章 设计体会通过对这门课程相关理论的学习，我掌握了E

20、DA的一些基本的的知识，现代电子产品的性能越来越高，复杂度越来越大，更新步伐也越来越快。实现这种进步的主要原因就是微电子技术和电子技术的发展。前者以微细加工技术为代表，目前已进入超深亚微米阶段，可以在几平方厘米的芯片上集成几千万个晶体管；后者的核心就是电子设计自动化EDA（ElectronicDesignAutomatic）技术。 EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的电子CAD通用软件包，它根据硬件描述语言HDL完成的设计文件，自动完成逻辑编译、化简、分割、综合、优化、布局布线及仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载

21、等工作。 EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。在本次课设中，主要运用了Quartus II软件，今年我们学习了这个软件，但是学习的不是很深，通过这次的学习，我又进一步熟悉了这个软件，并且对一些不是很理解的程序，通过自己查阅资料，现在可以熟悉的掌握了，这个软件的重要性体现在模块设计、程序设计、仿真时间的设计等方面，在仿真时间的设置上一定要注意延时的问题，在这个问题上自己花了很长的时间，就是由于时间没有设计合理，在最终慢慢调试中和对实验的总结，最终仿真出来了正确的仿真图。通过本次课设，巩固了对课本知识点的学习，同时加强了软件Quartus II编程在ED

22、A设计系统中的应用。让我学到了只有把所学知识与实践结合起来才能有更高的突破，而且我还要掌握与专业相关软件的使用方法，增强了我的专业技能。我想我对EDA的学习只能算是个入门，这个领域的发展空间非常大，应用范围也非常广泛，而且我相信在将来还会有更加广阔的应用前景。因此在以后的学习过程中，我不能因为课程学习的结束而结束了我对这个领域的探索，相反我会更加努力的去学习它。感谢老师孜孜不倦的教诲，让我不仅学到了知识，也学到了做人做事的一些道理，为我提供了很多帮助。在接下来的学习生涯中，我会继续努力，努力扎实地学习专业知识，实现自己的理想。参考文献1 潘松，黄继业等EDA技术实用教程Verilog HDL（第四版）科学出版社，2010.2 潘松，黄继业EDA技术实用教程（第三版）科学出版社，2006.3 王松武，于 鑫，武思军. 电子创新设计与实践.北京：国防工业出版社. 20054 孙延鹏，张芝贤，尹常永. VHDL与可编程逻辑器件应用. 北京：航空工业出版社. 20065 曹昕燕，周凤臣，聂春燕. EDA技术与课程设计. 北京：清华大学出版社. 2006专心-专注-专业