数字电子技术复习题汇总(共37页).doc

《数字电子技术复习题汇总(共37页).doc》由会员分享，可在线阅读，更多相关《数字电子技术复习题汇总(共37页).doc（37页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上第1章填空题（每空2分）1数制转换：（）2 =（ ）10 =（ ）8 =（ ）16。2数制转换：（35）10 =（ ）2 =（ ）8 =（ ）16。3数制转换：（251）8 =（ ）2 =（ ）16 =（ ）10。4数制转换：（4B）16 =（ ）2 =（ ）8 =（ ）10。5数制转换：（69）10 =（ ）2 =（ ）16 =（ ）8。6将二进制数转换为等值的八进制和十六进制数（）2 =（ ）8 =（ ）16。7将二进制数转换为等值的八进制和十六进制数（.）2 =（ ）8 =（ ）16。第2章一、填空题（每空2分）1逻辑函数，将其变换为与非-与非形式为 。2逻辑函

2、数，将其变换为与非-与非形式为 。3. 将逻辑函数化为与非-与非的形式，为 。4逻辑函数，化简后的最简表达式为 。5逻辑函数，化简后的最简表达式为 。6逻辑函数，化简后的最简表达式为 。7. 逻辑函数，化简后的最简表达式为 。二、选择题1下面逻辑等式中，正确的是 。A. B. C. 2下面逻辑等式中，正确的是 。A. B. C. 3下面逻辑等式中，正确的是 。A. B. C. 4下面逻辑等式中，正确的是 。A. B. C. 5逻辑函数式，可变换为 。A. B. C. 6逻辑函数式，可变换为 。A. B. C. 7逻辑函数式，可变换为 。A. B. C. 8图示逻辑电路输出的逻辑式为 。A. B

3、. C. D. 三、逻辑函数的化简与变换（每题10分）1用公式化简法将逻辑函数化为最简与或式。 解：2用公式化简法将逻辑函数化为最简与或式。解：3. 用卡诺图化简法将函数化为最简与或式。4. 用卡诺图化简法将函数化为最简与或式。解：5将逻辑函数化为与非-与非形式，并画出由与非门组成的逻辑电路图。解：逻辑图6将逻辑函数化为与非-与非形式，并画出由与非门组成的逻辑电路图。解：逻辑图第3章1在图示门电路中，已知输入端A、B的电压波形，试画出各输出端的电压波形。2在图示门电路中，已知输入端A、B的电压波形，试画出各输出端的电压波形。3在图示门电路中，已知输入端A、B的电压波形，试画出各输出端的电压波形

4、。4在图示门电路中，已知输入端A、B的电压波形，试画出各输出端的电压波形。第4章 组合逻辑电路一、填空题（每空2分）1、根据逻辑功能的不同特点，可将数字电路分成两大类：一类称为组合逻辑电路，另一类称为 电路。2、在组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态 ，这就是组合逻辑电路在逻辑功能上的共同点。 3、数字电路中的编码器分为普通编码器和优先编码器，而74HC148属于典型的8线-3线 。4、在数字信号的传输过程中，要从一组输入数据中选出某一个数据作为输出，这种数字电路称 。 5、加法器分为半加器和全加器，74LS183内部集成有 个全加器。6、完成两个多位数值比较

5、大小的逻辑电路称 。 7、BCD七段显示译码器7448中的的功能是 输入端。8采用四位比较器对两个四位数进行比较时，首先比较 位。9两个二进制数相加时，不考虑低位的进位信号是 加器。10不仅考虑两个二进制数相加，而且还考虑来自低位的进位信号相加的运算电路，称为 。二、选择题（每题2分）1、以下各电路中属于组合逻辑电路的是 。A.触发器 B.计数器 C.寄存器 D.译码器2、能完成优先编码功能的逻辑器件为 。A.7448 B.74HC138 C.74LS147 D.74HC1483、当几个输入信号同时出现时，只对其中优先权最高的一个信号进行编码，这种逻辑器件称 。A.优先编码器 B.普通编码器

6、C.译码器 D.数据选择器4、能够比较两个数值大小的逻辑器件称 。A.优先编码器 B.数值比较器 C.译码器 D.数据选择器5、能够完成两个数值相加的逻辑器件称 。A.优先编码器 B.数值比较器 C.加法器 D.数据选择器6、图示逻辑符号为 。A.半加器 B.数值比较器 C.全加器 D.数据选择器7、能够完成译码功能的逻辑器件称 。A.译码器 B.数值比较器 C.加法器 D.数据选择器8、图示逻辑功能示意图符号为 。A.半加器 B.数值比较器 C.8线3线编码器 D.3线8线译码器9、BS201显示数码管属于 。A.LED显示 B.LCD显示 C.点阵显示 D.数据存储器10、数据选择器的功能

7、是 。A.从一组数据中选出某一个 B.将一组数据求和 C.将两组数据进行比较大小 D.对数据进行译码四、设计题（每题10分）1、用与非门设计四变量的多数表决电路。当输入量A、B、C、D中有3个或3个以上为1时，输出为1，输入为其它状态时，输出为0。（要求有真值表、逻辑表达式、电路图）。1、解：1）根据题目要求列写真值表如下2）由真值表写出逻辑表达式并化简。将上式化为与非-与非的形式根据上式画出逻辑图如图所示。2、画出用3线8线译码器74HC138（如图所示）和门电路下多输出逻辑函数的逻辑图。2、解：1）将输入变量A、B、C分别接到74HC138的输入端、上，在其输出端便给出了三变量全部7个最小

8、项的反相输出端。 2）将给定的函数、化为的表达式，则得到 3）根据上式可画出电路如图所示。3、用8选1数据选择器74HC151（如图所示）实现逻辑函数： 3、解:1）74HC151的输出逻辑表达式为：2）将给定的逻辑函数式化成与上式对应的形式，得到3）令74HC151的输入为：、；、。4）电路图如下图所示，74HC151的输出Y就是要产生的逻辑函数。第5章 触发器一、填空题（每空2分）1、能够存储 的基本单元电路统称为触发器。2、为了实现记忆1位二值信号的功能，触发器必须具备以下两个基本特点：第一要具有两个能自行保持的 ，用来表示逻辑状态的0和1，或二进制数的0和1；第二要在触发信号的操作下，

9、根据不同的输入信号可以置成1或0状态。3、触发器按逻辑功能不同可分为： 触发器、 触发器、 触发器、 触发器和触发器。4、SR触发器的特性方程为： ,约束条件为： 。 5、T触发器的特性方程为 。6. JK触发器的特性方程为 。7、D触发器的特性方程为 。8、触发器逻辑功能的常用描述方法有：特性表、 方程和 转换图。 9、使JK触发器的J=K，就构成了 触发器。10、脉冲边沿触发的触发器要比电平触发的触发器可靠性 。二、选择题（每题2分）1、以下各电路中属于时序逻辑电路的是 。A.编码器 B.计数器 C.数值比较器 D.译码器2、下列触发器的特性方程中有约束条件的触发器是 。A.JK触发器 B

10、.SR触发器 C.D触发器 D.T触发器3、主从JK触发器是在CLK的 进行状态翻转。A.上升沿 B.下降沿 C.高电平 D.低电平4、特性方程为触发器为 。A.D触发器 B.T触发器 C.JK触发器 D.触发器5、下列不同结构的触发器中，可靠性最高的是 。A.SR锁存器 B.电平触发的触发器 C.脉冲触发的触发器 D.边沿触发的触发器6、触发器异步清零端的符号位 。A. B. C. D.7、触发器异步置数端的符号位 。A. B. C. D.8、一个触发器能存储 位二进制数。 A.1 B.2 C.3 D.49、触发器是构成 电路的基本单元。A.组合逻辑 B.时序逻辑 C.加法器 D.译码器10

11、、触发器的次态是指触发器的 。A.上一个状态 B. 现在的状态 C. 下一个状态 D.不好确定的状态三、画图题（每题10分）1、时钟CP及输入信号D的波形如图所示,试分别画出下列触发器输出端和的波形,设各触发器输出端Q的初始状态为0（注意触发器状态翻转时刻）。 解：3、试画出图示触发器Q1的输出波形 (设触发器的初态为0)。3、解：1）由图可知，且触发器在CP的上升沿状态翻转，触发器的初态为0。 2）Q1的波形如图所示。4、试画出图示触发器的输出波形 (设触发器的初态为0)。4、解：1）由图可知，J=K=A，且触发器在CP的下降沿状态翻转，触发器的初态为0。 2）根据A的波形和Q2的初态，画出

12、Q2的波形如图所示。5、试画出图示触发器的输出波形 (设触发器的初态为0)。5、解：1）由图可知，由，且触发器在CP的上升沿状态翻转，触发器的初态为0。 2）根据A的波形和Q3的初态，画出Q3的波形如图所示。第六章 时序逻辑电路一、填空题(每空2分)1、电路在某一时刻的输出不仅取决于该时刻电路的输入，而且还取决于前一时刻电路的状态，这种数字电路 逻辑电路，因此时序电路具有 性。2、时序逻辑电路通常由 和 组成。3、时序逻辑电路的逻辑功能通常可 、 、 、波形图、文字说明等方式描述。 4、常用时序逻辑电路可分为 和计数器两大类。 5、时序逻辑电路按动作特点可分为 时序逻辑电路和异步时序逻辑电路两

13、大类。6、在时序电路中，凡是被利用了的状态被称为 ；由有效状态所构成的循环被称为 。 7、计数器电路中，在CLK作用下，无效状态能自动地进入到有效循环中，则称该电路能 。否则称不能自启动。8、 能够累计输入脉冲个数的时序逻辑电路称为 ，数值随输入脉冲增长而增加的计数器为 计数器，数值随输入脉冲增长而减少的计数器为 计数器。 9、在计数器中，各触发器受同CP脉冲控制的为 计数器，受不同CP脉冲控的为 计数器。10、计数器除了直接用于计数外，还可用于 电路。11、用来暂时存放数码的具有记忆功能的数字逻辑部件称为 。12、寄存器的数码输人方式分为 和 两种，寄存器的数码输出方式也分为 和 两种方式。

14、13、时序电路的清零方式分为 和 ，前者是CR(-)出现负脉冲时立即清零，后者是在CR(-)出现负脉冲并在 时才执行清零功能。二、选择题(每题2分)1、计数器可以由下列电路中的 电路构成。A.触发器 B.比较器 C.加法器 D.选择器2、可以构成计数式工作的触发器是 。A.基本RS触发器 B.主从JK触发器 C.JK边沿触发器 D.译码器7、下图分别为四个逻辑时序逻辑电路的状态转移图，其中不具备自启动特性的是 。A.A图 B.B图 C.C图 D.D图 8、如图所示计数器电路的模是 。A.7 B.8 C.9 D.109、某时序逻辑电路中状态数为M，现对状态进行编码，则编码的位数n与M的关系是 。

15、A.M2 B.M2n-1 C.2n-1M2n D.M2n10、下列各电路中属于常用组合逻辑电路有 。 A.译码器 B.触发器 C.多谐振荡器 D.计数器三、分析题（每题10分）1、分析图示时序电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图和时序图。1、解：1）给定电路的驱动方程为：,；，。2）将驱动方程代入JK触发器的特性方程得电路的状态方程：，。输出方程：。3）根据状态方程和输出方程画出状态转换图和时序图。 4）由状态转换图可知，该电路是一个模三计数器，且能自启动。2、分析图示时序电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图和时序

16、图。2、解：1）给定电路的驱动方程为：，。2）将驱动方程代入D触发器的特性方程得电路的状态方程：，。输出方程：。3）根据状态方程和输出方程画出状态转换图。4）由状态转换图可看出，此电路是一个可控计数器。当A=0时，进行加法计数，在时钟脉冲作用下，Q1Q0的数值从00到11递增，每经过4个时钟脉冲作用后,电路的状态循环一次。同时在Y 端输出一个进位脉冲，因此，Y是进位信号。当A=1时，进行减1计数，Y是借位信号。3、分析下图所示时序电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图，说明该电路能否自启动。3、解：1）由给定的电路写出电路的驱动方程为：，。2）将驱动方程代

17、入JK触发器的特性方程得电路的状态方程：，。输出方程：。3）根据状态方程和输出方程画出状态转换图。4）由状态转换图可看出，此电路是一个模五计数器，且能自启动。4、分析如图所示时序逻辑电路功能。写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图，说明该电路能否自启动。4、解：1）给定电路的驱动方程为：，。2）将驱动方程代入D触发器的特性方程得电路的状态方程：，。输出方程：。3）根据状态方程和输出方程画出状态转换图和波形图。4）由状态转换图可看出，此电路是一个异步四进制减法计数器,Z是借位信号,也可把该电路看作一个序列信号发生器。 四、画图题（每题10分）1、触发器电路如图所示，（1）写

18、出状态方程Q*；（2）根据输入CP、A、B的波形画出Q端的波形（设初态Q=0 ）。1、解：1）驱动方程：2）状态方程： 3）由状态方程和A、B的波形，可画出Q的波形如下图所示。2、电路及C和D的波形如图所示，设电路的初始状态为Q0Q1=00，试对应画出Q0、Q1的波形。、2、解：1）驱动方程：，。2）状态方程：， 3）由状态方程和D的波形，可画出Q的波形如下图所示。 3、在图所示电路中，设触发器F0、F1的初始状态均为0，试画出在图中所示C和X的作用下Q0、Q1和Y的波形。3、解：1）驱动方程：，。2）状态方程：，。输出方程： 3）由状态方程和X的波形，可画出Q的波形如下图所示。五、设计题（每

19、题10分）1、74LS194功能图和功能表如下图所示，用2片74LS194接成8位双向移位寄存器。1、解：1）分别将两片74LS194的S1、S0接在一起用来实现总寄存器的左移或右移；2）将两片74LS194的接在一起用来实现总寄存器的清零；3）将两片74LS194的CLK接在一起用来作为总寄存器的时钟；4）分别将左片的Q3接至右片的DIR，将右片的Q0接至左片的DIL，作为串行进位；5）接线图如下图所示。2、74LS290功能图和功能表如下图所示，分别用74LS290接成模二、模五和模十计数器。2、解：1）计数脉冲由CLK0端输入，输出由Q0端引出，即得到模二计数器； 2）计数脉冲由CLK1

20、端输入，输出由Q1Q3引出，即是模五计数器；以上两种情况电路不要连线。 3）将CLK1与Q0相连，同时以CLK0为输入端，输出由Q0Q3引出，则得到8421码模十计数器，电路连线如下图所示。3、74LS290功能图和功能表如下图所示，用74LS290构成模六计数器。3、解：74LS290具有异步清零功能，可用清零法构成模六计数器。 1） 首先将74LS290接成8421BCD码的十进制计数器，即将CLK1与Q0相连，CLK0作为外部计数脉冲CLK。2）模六计数器的状态转换图如下图所示，利用Q1、Q2端进行清零，形成模六计数器。3）电路连线如下图所示。一选择1若变量A，B，C，D，E取值为100

21、11时使最小项的值为1，则此最小项是( )。(A) ABCDE (B) (C) (D) 2下列四组二进制代码中，是8421BCD码的是（ ）(A) 1010 (B) 0101 (C) 1100 (D) 1111 3=（ ）(A) B (B) (C) 1 (D) A+B+C 4 下列等式不成立的是（ ）(A) (B) (A+B)(A+C)=A+BC (C) AB+AC+BC=AB+BC (D) 5用触发器设计一个同步十八进制的计数器所需要的触发器的数目是（ ）(A) 2 (B) 3 (C) 4 (D) 56同步计数器是指( )的计数器。(A) 由同类型的触发器构成(B) 各触发器时钟端连在一起，

22、统一由系统时钟控制(C) 可用前级的输出做后级触发器的时钟(D) 可用后级的输出做前级触发器的时钟7在CP作用下，欲使JK触发器具有Qn+1=的功能，其J、K端应接（ ）(A)J=K= 1 (B)J=K= 0 (C) J=K= (D) 8已知A、B为逻辑门的输入端，F为输出端，其输入、输出波形如图1所示。试判断这是哪种逻辑门的波形 。 图1(A) 与非门 (B) 与门 (C) 或非门 (D) 或门9下列电路属于时序逻辑电路的是（ ）(A) 加法器 (B) 编码器 (C) 寄存器 (D) 数值比较器11. 用触发器设计一个同步12进制的计数器所需要的触发器的数目是（ ）A 2 B3 C 4 D

23、513图1所示逻辑电路的逻辑表达式为( )。A. B+AB. AB+C. +ABD. AB 图114. 2013个“1”异或运算的结果为 A.1 B. 2013 C.1006 D.015. 同步时序逻辑电路和异步时序逻辑电路相比较，其差别在于前者 A.有触发器 B. 有统一的时钟脉冲控制 C. 有稳定状态 D. 输出只与内部状态有关16. 逻辑表达式A+BC= A. AB+AC B. A+ABC C. (A+B)(A+C) D. BC+AB17. 在下列逻辑电路中，是时序逻辑电路的是 A. 译码器 B. 数据分配器 C. 全加器 D. 寄存器18. 数字信号的特点是 A在时间上和幅值上都是连续

24、的 B在时间上离散，在幅值上连续 C在时间上连续，在幅值上离散 D在时间上和幅值上都是不连续的19. 图2所示电路的逻辑表达式为_A. B. C. D. L=ABC 图220.若输入变量A、B全为0时，输出函数F=0，则其输入与输出的关系是 A. 异或 B. 同或 C. 或非 D. 与非21. 1997个“1”同或起来的结果为 A.1 B. 2008 C.1004 D.022. 同步时序逻电路和异步时序逻电路比较，其差别在于前者 A.有触发器 B. 有统一的时钟脉冲控制 C. 有稳定状态 D. 输出只与内部状态有关23.逻辑表达式B+CD= A. BC+CD B. B+D C.(B+C)(B+

25、D) D.BC+BD24. 在下列逻辑电路中，为时序逻辑电路的是 A.译码器 B.编码器 C.全加器 D.计数器25. 要使JK触发器的输出Q从1变成0，它的输入信号J、K应为 A.0、0 B.0、1 C.1、0 D. 无法确定26. 要构成一个五进制计数器，至少需要 个触发器 A. 3 B.2 C.6 D.827. 三十二路数据选择器，其地址输入端有 个 A.16 B.2 C.5 D.8 28. 数据选择器是具有 通道的器件 A.多输入单输出 B.多输入多输出 C.单输入单输出 D.单输入多输出29. 下列数据中，数值最小的数据为 A. (12)16 B. (21)8 C. (10011)2

26、 D. (16)1030. 下列等式成立的是_ A. B C. D. 二填空题1. （131.25）10=（ ）2（ ）16。2. 已知函数，则其反函数为 。35个变量的逻辑函数共有 个最小项。4某计数器的状态转换图如图2所示，该计数器是 进制 法计数器。5. 用555构成的多谐振荡器如图3所示，则其振荡频率为f= Hz，占空比 q= 。 图36. 某编码器对一年12个月进行编码，需要采用 位二进制输出。7已知某函数，则其最简与或式为 。9A/D转换器的逻辑功能是_。108选一数据选择器有_条地址控制线。112014个“1”做异或运算，结果是_。12.（35.25）10=（ ）2（ ）16。1

27、4. 三个变量的最小项中，两个不同最小项的乘积为 ，全部最小项之和为 。15. 某生产线有7道工序，用二进制代码进行编码，需要采用 位二进制输出。16. 已知某函数，则其最简与或式为 。17. 16选一数据选择器，其地址输入端有 个18. 某计数器的状态转换图如图3所示，该计数器是 进制 法计数器。20. 用555构成的多谐振荡器如图4所示，其中R1=2k，R2=2k，C=10F，则其振荡频率为f= Hz，占空比q= 图3 图421.（131.82）10=（ ）2（ ）16。22. D触发器的特征方程为 。23. 六个变量的最小项中，两个不同最小项的乘积为 ，全部最小项之和为 。25. 某编码

28、器对一年12个月进行编码，需要采用 位二进制输出。26. 已知某函数，则其最简与或式为 。27. 74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=101时，输出 应为 。28. 某计数器的状态转换图如图1所示，该计数器是 进制 法计数器。29. 数字电路按照是否有记忆功能通常可分为两类： 、 。30. 用555构成的多谐振荡器如图2所示，则其振荡频率为f= Hz，占空比q= 图1 图2三大题1、卡诺图化简3将逻辑函数Y=AB+AC+BC化为与非-与非形式，并画出只由与非门实现的逻辑电路图。（5分）4如图5所示电路，写出其逻辑表达式，化简为最简与或式，并求出真值表。（

29、5分）5用卡诺图化简法将函数化为最简与或式。（5）6将逻辑函数Y=AB+BC+CA化为与非-与非形式，并画出只由与非门实现的逻辑电路图。（7分）7用卡诺图化简法将函数化为最简与或式。（8分）8设计电路完成以下功能：设有一个主裁判和两个边裁对足球赛的判罚进行表决，即三人中有两个或两个以上同意时，则判罚有效，否则判罚无效。要求写出详细的设计过程并用与非门实现电路图。9根据表1所示状态表画出状态图(7分)。 10. 根据图11所示状态图写出状态表。图1112写出如图6（a）所示逻辑图的表达式，并画出输出波形。已知输入波形如图6（b）所示。 13. 已知边沿JK触发器各输入端的波形如图3所示，试画出、

30、端对应的波形。 14已知图5所示为74LVC161的逻辑符号图，利用反馈置数法（）设计12进制计数器，已知D3D2D1D0=0000。要求写出设计过程并画出逻辑图。15. 表2所示是同步四位二进制计数器74LVC161的功能表，图10是其逻辑符号。试利用同步计数器74LVC161设六进制计数器。要求：采用置数法清0法，写出设计过程，画出连接图。表2输 入输 出清零预置使能时钟预置数据输入计 数进位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保 持*HHL保 持LHHHH计 数*表示只有当CET为高电平且计数器状态为HHHH时输出为高电平，其余均为低电平。 16. 试利用同步计数器74LVC161设计七进制计数器。要求：采用置数法清0法，写出设计过程，画出连接图。17图6所示为3线8线译码器74LS138的逻辑符号图，用3线8线译码