基于FPGA的FSK调制解调系统设计(共32页).doc
《基于FPGA的FSK调制解调系统设计(共32页).doc》由会员分享,可在线阅读,更多相关《基于FPGA的FSK调制解调系统设计(共32页).doc(32页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上基于FPGA的FSK调制解调系统设计摘要数字调制技术作为通信技术领域中极为重要的一个方面,得到了迅速发展。随着数字调制技术的出现,在有限的带宽内传输高速的数据已成为可能。在数字传输系统中,数字信号对高频载波进行调制,变为频带信号,通过信道传输,在接收端解调后恢复成数字信号。FSK是数据通信中使用较早的一种通信方式。由于这种调制解调方式容易实现,抗噪声和抗衰减性能较强,因此在中低速数据传输通信系统中得到较为广泛的应用。本文首先介绍了2FSK调制与解调的工作原理,以及VHDL程序设计和仿真方法。在此基础上,本文给出了2FSK调制与解调的具体实现方法以及实验结果,并进行了分
2、析和讨论。然后详细介绍了基于FPGA的2FSK信号发生器的设计方法,提供了VHDL源代码在Quartus环境下的仿真结果。整个系统的功能在EDA技术开发平台上调试通过,具有较高的实用性和可靠性。关键词:FPGA,CPLD,调制,解调,2FSKTHE DESIGN OF FSK MODEM BASED ON FPGAABSTRACTDigital modulation techniques in the field of communication technology as a very important aspect has been developing rapidly. With th
3、e emergence of digital modulation techniques, in the limited bandwidth and high-speed data transmission possible. In digital transmission systems, digital signal modulation of high-frequency carrier, into a band signal transmission through the channel in the receiver demodulation into a digital sign
4、al after the resumption. FSK is used in data communications as a means of communication earlier. As a result of this approach easy to implement modem, anti-noise and anti-decay properties of strong, so low-speed data transmission in the communication system to be more widely used. This article intro
5、duced the first modulation and demodulation 2FSK working principle, as well as the VHDL design and simulation methods. On this basis then, this paper 2FSK specific modulation and demodulation method and experimental results and an analysis and discussion. Details of FPGA-based signal generator 2FSK
6、the design methodology, VHDL source code provided in the Quartus simulation environment. The entire system technology development in EDA platform debugging through high practicality and reliability.KEYWORDS: FPGA,CPLD,modulation,demodulation,2FSK目录专心-专注-专业1 绪论1.1 研究背景通信技术融入计算机和数字信号处理技术以后发生了革命性的变化,它和
7、计算机技术、信号处理技术结合是现代通信技术的标志。一个世纪以来,通信的发展大致经历了三大阶段:以发明电报(莫尔斯电码)为标志的通信初级阶段;以香农提出的信息论开始的近代通信阶段;以光纤通信为代表的协议综合业务数字网迅速崛起为代表的现代通信阶段。光纤通信技术、卫星通信技术和移动通信技术成为现代通信技术的三大主要发展方向。数字调制技术作为通信技术领域中极为重要的一个方面,得到了迅速发展。随着数字调制技术的出现,在有限的带宽内传输高速的数据已成为可能,并且与过去使用的模拟调制,如调幅(AM)和调频(FM)、开关键控(OOK)、脉宽调制(PWM)、脉位调制(PPM)、脉幅调制(PAM)等技术相比有更高
8、的可靠性和抗干扰性。数字调制解调器专用集成电路使得通信传输中的发送和接收设备可以更加紧凑,成本更低,减少功耗并大大提高设备的可靠性。目前国内的调制解调器已有一些研究成果和芯片问世。但是,国内的产品大多基于通用DSP实现,支持的速率比较低。由于运算量较大和硬件参数的限制,采用通用DSP或普通算法无法胜任高速率调制解调的任务。FSK是数据通信中使用较早的一种通信方式。由于这种调制解调方式容易实现,抗噪声和抗衰减性能较强,因此在中低速数据传输通信系统中得到较为广泛的应用。根据国际电报和电话咨询委员会(ITU-T)的建议,传输速率为1200波特以下的设备一般采用FSK方式传输数据。在衰落信道(短波通信
9、)中传输数据时,它也被广泛应用。FSK信号具有抗干扰能力强,传输距离远等有点,在日常生活和工业控制中被广泛采用。例如CID(Calling Identity Delivery)来电显示,低速的Modem,铁路系统和电力系统的载波通信中也广泛使用他来传送各种控制信息。美国贝尔通信研究室(BELLCORE)首先引入话音频带数据通信的调制解调方式来实现CID业务,并在1990年提出了相关技术建议(TR-TS-,ISUE3,1990年1月),该建议经过多次修改后被称为Bell202建议。数据传送采用了移频键控(FSK)方式,通常称为移频键控方式。1.2 研究思路和方案分析设计调制解调器,可以考虑用通用
10、DSP芯片的方案,这种方案借鉴软件无线电的思想实现。上世纪90年代发展起来的软件无线电SDR(Software Radio/Software-Defined Radio)的基本思想是:构造一个具有开放性、标准化、模块化的通用硬件平台,将各种功能用软件完成。这是一种全新的思想,它一经提出就得到了广泛的重视。这种方案的通用DSP具备灵活的可编程性和高效的性能,有的甚至还集成了通用微控制器。方框图如图1-1所示:PC机通用微控制器数字上变频器D/A通用DSP(调制)接口层配置层处理层图1-1 通用DSP方案通用DSP都是按程序循序执行,说到底都是串行构架,这限制了通用DSP不能达到很高的速度。但是调
11、制解调单元中往往用到滤波器、乘法器、直接频率合成器等需要高速时钟的器件。虽然通用DSP具有哈佛结构、多重总线、超标量流水线、分支预测等先进的技术,但是都不可能从本质上改变程序循序执行的缺点,在需要高速应用的场合通用DSP往往不能胜任。而使用专用DSP虽然能解决好速度的问题但是可编程能力有限,正所谓鱼和熊掌不能兼得。下面我们用FPGA代替上面方案中的通用DSP和变频器。FPGA内部有丰富的资源能配置成各种形式的电路。用FPGA代替通用DSP后不仅灵活性没有降低,性能却有极大的提高。FPGA内部能被编成将所有的功能以并行方式执行大大加快了速度。对于要求更高性能使还能使用流水线设计进一步提高数据吞吐
12、量。FPGA可以设计多个并行模块的系统,速度高,同时具有高度灵活甚至能改变系统构架。FPGA内部还能集成微控制处理器IP核,完全做到单芯片系统(SOPC),这都是通用DSP办不到的。前一种方案主要是指目前已广泛使用的DSP处理器的解决方案,包括一系列软硬件技术和开发技术。采用DSP处理器(如TI的TMS320C系列)的解决方案日益面临着不断增加的巨大挑战,而自身的技术瓶颈(如运行速度、吞吐量、总线结构的可变性、系统结构的可重配置性、硬件的可升级性等等)致使这种解决方案在DSP的许多新的应用领域中的道路越走越窄;后一种方案则是基于SOPC技术、EDA技术与FPGA实现方式的DSP技术,是现代电子
13、技术发展的产物,它有效的克服了传统DSP技术中的诸多技术瓶颈,在许多方面显示了突出的优势,如高速与实时性、高可靠性、自主知识产权化、系统的重配置与硬件可重构性、单片系统的可实现性、以及开发技术的标准化和高效率。显然我们采用后面一种方案完成系统设计。即基于FPGA的现代DSP开发技术。1.3 主要研究内容调制解调器是数字通信系统中的一个重要部件,现代通信技术对其性能,特别是对其数据传送速率提出了越来越高的要求。高效的开发高能的调制解调器现在仍是电子工作者面临的一个基本任务。本文的调制解调器的开发是基于FPGA的开发技术,是调制解调器在FPGA上的实现,利用FPGA内嵌高速DSP内核完成FSK的调
14、制和解调过程。开发手段是MATLAB/Simulink,DSPBuilder和Quartus 等工具软件的应用。DSPBuilder依赖于MATLAB/Simulink,它可在Simulink中进行图形化设计和仿真,同时又通过Signal Compiler把Simulink的设计文件(.mdl)转换成相应的VHDL设计文件(.vhd)及用于控制综合与编译的TCL脚本,对VHDL文件的处理则由FPGA的开发工具Quartus 来完成。基于DSPBuilder调制解调器的SOPC实现,利用DSPBuilder将Simulink的模型文件(.mdl)转化成通用的硬件描述语言VHDL文件,从而避免了V
15、HDL语言手动编写系统的繁琐过程,将精力集中于算法的优化上。基于DSPBuilder的开发功能,调制解调器电路中的低通滤波器可直接调用FIR IP Core,进一步提高了开发效率。论文安排如下:第1章,概括了调制解调器的研究背景,明确了本文的研究思路和所用方案,对本文的主要工作和文章安排进行了介绍。第2章,介绍了可编程逻辑器FPGA、硬件描述语言VHDL及以FPGA为物理载体的系统芯片的SOPC设计,对Quartus与MATLAB/Simulink等EDA软件实现系统开发进行了分析。第3章,叙述了调制解调的理论基础及为调制和解调单元提供载波信号DDS的理论基础。第4章,根据调制解调器的基本原理
16、,利用MATLAB/DSPBuilder建立基本模型,然后利用ALTERA公司提供的Singacompiler工具对其进行编译,产生Quartus能够识别的VHDL源程序,经过波形仿真后,下载到ALTERA公司的cyclone系列的FPGA芯片中。第5章,总结全文内容,提出了本课题有待于进一步深入研究的问题。2 可编程片上系统开发技术2.1可编程逻辑器件及硬件描述语言VHDL2.1.1可编程逻辑器件简介可编程逻辑器PLD从20世纪70年代发展到现在,已形成了许多类型的产品,其结构、工艺、集成度、速度和性能都在不断的改进和提高。PLD又可分为简单低密度PLD和复杂高密度PLD。可编程阵列逻辑器件
17、PAL和通用阵列逻辑器件GAL都属于简单PLD,结构简单,设计灵活,对开发软件的要求低,但规模小,难以实现复杂的逻辑功能。随着技术的发展,简单PLD在集成度和性能方面的局限性也暴露出来。其寄存器、I/O引脚、时钟资源的数目有限,没有内部互连,因此包括复杂可编程逻辑器件CPLD和现场可编程门阵列器件FPGA在内的复杂PLD迅速发展起来,并向着高密度、高速度、低功耗以及结构体系更灵活、适用范围更广阔的方向发展。FPGA具备阵列型PLD的特点,结构又类似掩膜可编程门阵列,因而具有更高的集成度和更强大的逻辑实现功能,使设计变得更加灵活和易实现。相对于CPLD,它还可以将配置数据存储在片外的EPROM或
18、者计算机上,设计人员可以控制加载过程,在现场修改器件的逻辑功能,即所谓的现场可编程。所以FPGA得到了更普遍的应用。使用FPGA器件设计数字电路,不仅可以简化设计过程,而且可以降低整个系统的体积和成本,增加系统的可靠性。它们无需花费传统意义下制造集成电路所需大量时间和精力,避免了投资风险,成为电子器件行业中发展最快的一族。下面介绍FPGA设计的开发流程。设计开始需利用EDA工具的文本或图形编辑器将设计者的设计意图用文本方式或图形方式表达出来。完成设计描述后即可通过编译器进行排错编译,变成特定的文本格式,为下一步的综合做准备。在此,对于多数的EDA软件来说,最初的设计究竟采用哪一种输入形式是可选
19、的,也可混合使用。编译形成标准VHDL文件后,在综合前即可以对一所描述的内容进行功能仿真,又可称为前仿真。即将源程序直接送到VHDL仿真器中仿真。功能仿真仅对设计描述的逻辑功能进行测试模拟,以了解其实现的功能是否满足原设计的要求,由于此时的仿真只是根据VHDL的语义进行的,与具体电路没有关系,仿真过程不涉及具体器件的硬件特性,如延迟特性。设计的第三步是综合,将软件设计与硬件的可实现性挂钩,这是软件化为硬件电路的关键步骤。综合后,可生成VHDL网表文件,利用网表文件进行综合后仿真。综合后仿真虽然比功能仿真精确一些,但是只能估计门延时,而不能估计线延时,仿真结果与布线后的实际情况还有一定的差距,并
20、不十分准确。这种仿真的主要目的在于检查综合器的综合结果是否与设计输入一致。综合通过后必须利用FPGA布局/布线适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作,这个过程叫做实现过程。布局布线后应进行时序仿真。时序仿真中应将布局布线后的时延文件反标到设计中,使仿真既包含门时延,又包含线时延的信息。由于不同器件的内部延时不一样,不同的布局布线方案也给时延造成不同的影响,因此在设计处理安以后,对系统各个模块进行时序仿真,分析其时序关系,估计设计的性能,以及检查和消除竞争冒险是非常有必要的。如果以上所有过程,包括编译、综合、布线/适配和功能仿真、综合后仿真、时序仿真都没有发现问题,即满足
21、原设计要求,就可以将适配器产生的配置/下载文件通过编译器或下载电缆载入目标芯片中。2.1.2硬件描述语言VHDL简介硬件描述语言VHDL是一种用于设计硬件电子系统的计算机语言,它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式。与传统的门级描述方式相比,它更适合于大规模集成电路系统的设计。VHDL是一种全方位的硬件描述语言,包括系统行为级、寄存器传输级和逻辑门级多个设计层次,支持结构、数据流、行为三种描述形式的混合描述,因此VHDL几乎覆盖了以往各种硬件描述语言的功能。VHDL主要用于描述数字系统的结构、行为、功能和接口,非常适用于可编程逻辑芯片的应用设计。与其他的HDL相比,VH
22、DL具有更强大的行为描述能力,从而决定了它称为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构,从逻辑行为上描述和设计大规模电子系统的重要保证。利用VHDL语言设计数字系统硬件电路,一般采用的是自顶向下的设计方法。自顶向下是指从系统总体要求出发,在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错,并用硬件描述语言对高层次的系统行为进行描述,在系统一级进行验证。然后利用综合优化工具生成具体门电路的网表,其对应的物理实现级可以是FPGA电路或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的,这一方面有利于早期发现结构设计上的失误,避免设计工作的浪费,
23、同时减少了逻辑功能仿真的工作量,提高了设计的一次成功率。与其他硬件描述语言相比,VHDL具有以下特点:功能强大、设计灵活。VHDL具有功能强大的语言结构,可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能,层层细化,最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路的设计,这是其他硬件描述语言虽不能比拟的。VHDL还支持各种设计方法,既支持自底向上的设计,又支持自顶向下的设计;既支持模块化设计,又支持层次化设计。支持广泛、易于修改。由于VHDL已经成为IEEE标准所规范的硬件描述语言,目前大多数EDA工具几乎都支持VHDL,这为VHDL的进一步推广和广泛应用
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA FSK 调制 解调 系统 设计 32
限制150内