计算机体系结构(系统结构)考试例题--大题(共9页).docx

《计算机体系结构(系统结构)考试例题--大题(共9页).docx》由会员分享，可在线阅读，更多相关《计算机体系结构(系统结构)考试例题--大题(共9页).docx（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上 例1.1 将计算机系统中某一功能的处理速度加快15倍，但该功能的处理时间仅占整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少？ 解 由题可知： Fe = 40% = 0.4 Se = 15 根据Amdahl定律可知： 采用此增强功能方法后，能使整个系统的性能提高到原来的1.6倍。 例1.2 某计算机系统采用浮点运算部件后，使浮点运算速度提高到原来的25倍，而系统运行某一程序的整体性能提高到原来的4倍，试计算该程序中浮点操作所占的比例。 解 由题可知： Se = 25 Sn = 4 根据Amdahl定律可知：由此可得：Fe = 78.1%

2、即程序中浮点操作所占的比例为78.1%。例1.3 假设FP指令的比例为25%，其中，FPSQR占全部指令的比例为2%，FP操作的CPI为4，FPSQR操作的CPI为20 ，其他指令的平均CPI为1.33。现有两种改进方案，第一种是把FPSQR操作的CPI减至2，第二种是把所有的FP操作的CPI减至2，试比较两种方案对系统性能的提高程度。 解 没有改进之前，每条指令的平均时钟周期CPI为： （1）采用第一种方案 FPSQR操作的CPI由CPIFPSQR20减至CPIFPSQR2，则整个系统的指令平均时钟周期数为： CPI1CPI（CPIFPSQRCPIFPSQR）2% 2(202) 2%1.64

3、 （2）采用第二种方案 所有FP操作的CPI由CPIFP4减至CPIFP2，则整个系统的指令平均时钟周期数为： CPI2CPI（CPIFPCPIFP）25% 2(42) 25%1.5 从降低整个系统的指令平均时钟周期数的程度来看，第二种方案优于第一种方案。例2.1 假设某模型机有7条指令，这些指令的使用频度如表左边所示。 (1) 计算这7条指令的操作码编码的最短平均码长； (2) 画出哈夫曼树，写出这7条指令的哈夫曼编码，并计算该编码的平均码长和信息冗余量。指令 频度pi 操作码使用哈夫曼编码 操作码长度li 利用哈夫曼概念的扩展操作码 操作码长度li I1 0.40 0 1 0 0 2 I2

4、 0.30 1 0 2 0 1 2 I3 0.15 1 1 0 3 1 0 2 I4 0.05 1 1 1 0 0 5 1 1 0 0 4I5 0.04 1 1 1 0 1 5 1 1 0 1 4I6 0.03 1 1 1 1 0 5 1 1 1 0 4I70.03 1 1 1 1 1 5 1 1 1 1 4 解 （1）（2）其哈夫曼树如图所示，该树的每个叶结点分别对应于一条指令。在该树中，对每个结点向下的两个分支，分别用二进制“1”和“0”来表示。 从该哈夫曼树可以很容易地写出哈夫曼编码。 具体方法：对于任意一条指令Ii （i=1，2，7），从哈夫曼树根结点出发、沿一条路径连接到叶结点Ii，

5、把途中所经过的各分支的“0”和“1”按从左到右的顺序记录下来，便是该指令的哈夫曼编码。上表中列出了所有指令的哈夫曼编码。该哈夫曼编码的平均码长是：其信息冗余量为 例1：假设T2T，在命中率H为0.9和0.99两种情况下，分别计算存储系统的访问效率。解：当H0.9时，e11(0.95(10.9)0.72当H0.99时，e21(0.995(10.99)0.96例3：在一个Cache存储系统中，当Cache的块大小为一个字时，命中率H0.8；假设数据的重复利用率为5，T25T1。计算块大小为个字时，Cache存储系统的命中率？并分别计算访问效率。 解：n4520，采用预取技术之后，命中率提高到：例7

6、.1 用一个和Alpha AXP类似的机器作为第一个例子。假设Cache不命中开销为50个时钟周期，当不考虑存储器停顿时，所有指令的执行时间都是2.0个时钟周期，访问Cache不命中率为2%，平均每条指令访存1.33次。试分析Cache对性能的影响。 解CPU时间有cacheIC （CPIexecution每条指令的平均访存次数不命中率不命中开销） 时钟周期时间 IC （2.01.332 %50） 时钟周期时间 IC 3.33 时钟周期时间考虑Cache的不命中后，性能为： CPU时间有cacheIC（2.01.332 %50）时钟周期时间 IC3.33时钟周期时间实际CPI ：3.333.3

7、3/2.0 = 1.67(倍) CPU时间也增加为原来的1.67倍。 但若不采用Cache,则：CPI2.0501.3368.5例7.2 考虑两种不同组织结构的Cache：直接映象Cache和两路组相联Cache，试问它们对CPU的性能有何影响？先求平均访存时间，然后再计算CPU性能。分析时请用以下假设： (1)理想Cache（命中率为100%）情况下的CPI为2.0，时钟周期为2ns，平均每条指令访存1.3次。 (2)两种Cache容量均为64KB，块大小都是32字节。 (3)在组相联Cache中，由于多路选择器的存在而使CPU的时钟周期增加到原来的1.10倍。这是因为对Cache的访问总是

8、处于关键路径上，对CPU的时钟周期有直接的影响。(4) 这两种结构Cache的不命中开销都是70ns。（在实际应用中，应取整为整数个时钟周期） (5) 命中时间为1个时钟周期，64KB直接映象Cache的不命中率为1.4%，相同容量的两路组相联Cache的不命中率为1.0%。例7.3 考虑某一两级Cache：第一级Cache为L1，第二级Cache为L2。 （1）假设在1000次访存中，L1的不命中是40次，L2的不命中是20次。求各种局部不命中率和全局不命中率。 （2）假设L2的命中时间是10个时钟周期，L2的不命中开销是100时钟周期，L1的命中时间是1个时钟周期，平均每条指令访存1.5次，不考虑写操作的影响。问：平均访存时间是多少？每条指令的平均停顿时间是多少个时钟周期？ 解 (1) 第一级Cache的不命中率（全局和局部）是40/1000，即4%； 第二级Cache的局部不命中率是20/40，即50%； 第二级Cache的全局不命中率是20/1000，即2%。 （2）平均访存时间命中时间L1不命中率L1（命中时间L2 不命中率L2不命中开销L2） 14%（1050%100） 14%603.4个时钟周期 由于平均每条指令访存1.5次，且每次访存的平均停顿时间为： 3.41.02.4所以： 每条指令的平均停顿时间2.41.53.6个时钟周期专心-专注-专业