硬件描述语言verilog简答题(共6页).docx

《硬件描述语言verilog简答题(共6页).docx》由会员分享，可在线阅读，更多相关《硬件描述语言verilog简答题(共6页).docx（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上1. assign always initial区别always过程反复执行其中的块语句，而initial过程语句只执行一次。assign声明用于描述组合逻辑。在always语句中，“=”表示阻塞赋值，Files，双击HDL文件，打开了代码窗口。点击行号的右侧，就出现了一个红色的断点。当然很多行是不能加断点的。似乎行号为红色，就表示可以加断点。断点可以disable,enable和删除。加了断点后，然后重新运行仿真。运行到断点时就会停止，这时可以在Objects窗口观察各个信号的值。可以用step按钮进行单步调试。2）如何在Modelsim中创建自己的资源库？如何引用

2、第三方资源库？多库指在工作库的基础上又增加了一个资源库。资源库的作用一般有组织管理文件；访问第三方IP；to share common parts between simulations。创建一个资源库。找到主modelsim.ini文件。将其备份。改变其属性使其属性不再是只读。打开此文件，在Library部分输入资源库链接路径 保存文件，并将其属性改回只读。先创建一个文件夹命名为resource_library，将源文件拷贝进去。（这个例子的资源库很简单，只包含一个源文件，不过此例子旨在介绍多库的使用流程）。再创建一个文件夹，命名为testbench，将测试文件拷贝进去。我们现在建了两个文件

3、夹（目录），来模仿第三方提供的资源库。打开Modelsim，选择FileChange Directory,将当前目录设置为resource_library。选择File New Library创建资源库，库名为parts_lib。创建完后，这个库将出现在库窗口。编译资源库里的源文件。选择FileChange Directory,将当前目录设置为testbench。创建工程。创建工程，将测试文件添加到其中，对其进行编译。然后对其进行优化vopt +acc test_counter -o testcounter_opt，此时如果是Verilog则会出错，是VHDL则会有警告，原因是此时只有测试文件

4、而没有对应的源文件。用quit -sim退出仿真。1）如何在计算机中安装USB驱动程序usb-blaster？ 1. 将USB连接线一端（方形）连接到USB-Blaster的USB接口，另一端（扁平）连接到插入计算机USB接口。在桌面的任务栏上将出现提示，指示检测到Altera USB-Blaster。 2. 稍等片刻 出现“找到新的硬件向导”。3. 选择“是，仅这一次”，点下一步继续。4. 选择“从列表或指定位置安装”，点下一步继续。5. 选中“在搜索中包括这个位置”，点浏览按钮找到驱动程序的位置。驱动程序就位于QuartusII安装目录的drivers/usb-blasater子目录下。6

5、. 点击“仍然继续”7. 点击“完成”结束驱动的安装。如果您此时进入到设备管理器，您将看到在通用串行总线控制器列表中，出现了ALTERA USB-Blaster。2） 如何在Quartus II中分配FPGA引脚？1.在QII软件中，使用“Assignments - Remove Assignments”标签，移除管脚分配内容，以确保此次操作，分配的管脚没有因为覆盖而出现错误的情况。如果在未执行任何管脚分配操作新工程中，可跳过该步骤。 2.使用记事本或类似软件新建一个tcl文件，编写管脚分配内容，注意关键字set_location_assignment和-to法。3.执行pin.tcl：在QI

6、I软件中，使用“View - Utility Windows - Tcl Console”标签，打开Quartus II Tcl Console。执行语句。4.在QII软件中，选择“Assignments - Pin”标签（或者点击 按钮） ，打开Pin Planner，验证管脚是否分配正确。 如何处理暂不用的引脚？将没有使用的引脚定义为高阻：Assignment-Device-Device&Pin Option.-Unused pins-As inputs,tri-stated Verilog语言进行电路设计的方法：（1） 自上而下的设计方法（2） 自下而上的设计方法（3） 综合设计的方法1

7、）试设计一个二进制加法器电路完成四位二进制加法操作，采用FPGA开发版上的SW1-SW4作为输入，LEDR1-LEDR5作为输出。module AddFour(sum,cout,a,b,cin);input3:0 a,b ;input cin;output3:0 sum ;output cout;full_add1 u0(a0,b0,cin,sum0,cin1);full_add1 u1(a1,b1,cin1,sum1,cin2);full_add1 u2(a2,b2,cin2,sum2,cin3);full_add1 u3(a3,b3,cin3,sum3,cout);endmodulemod

8、ule full_add1(a,b ,cin,sum,cout);input a,b,cin;output sum,cout;wire s1,m1,m2,m3;and(m1,a,b),(m2,b,cin),(m3,a,cin);xor(s1,a,b),(sum,s1,cin);or(cout,m1,m2,m3);endmodule2）设计一个3-8译码器，输入由波动开关来决定，输出由绿色的发光二极管来显示译码的结果。module threeeight(data_in,data_out); input2:0 data_in; output7:0 data_out; reg7:0 data_out

9、;always (data_in)begin case(data_in) 3b000 : data_out = 8b0000_0001; 3b001 : data_out = 8b0000_0010; 3b010 : data_out = 8b0000_0100; 3b011 : data_out = 8b0000_1000; 3b100 : data_out = 8b0001_0000; 3b101 : data_out = 8b0010_0000; 3b110 : data_out = 8b0100_0000; 3b111 : data_out = 8b1000_0000; endcase

10、；end；endmodule 3）设计一个3位的5选1多路选择器到7段数码管显示其输出结果，我们使用系统中的SW17-SW0作为输入，7段数码管的HEX0作为输出。module Chose1(cin,cout,del);input 2:0 cin;output 6:0 cout;output del;reg 6:0 cout;reg del;always (cin)begin del=0;case(cin)3b000:cout=7b1111_110;3b001:cout=7b0110_000;3b010:cout=7b1101_101;3b011:cout=7b1111_001;3b100:cout=7b0110_011;default cout=7b1001_111;endcaseendendmodule专心-专注-专业