数字电路-练习B(共17页).doc

《数字电路-练习B(共17页).doc》由会员分享，可在线阅读，更多相关《数字电路-练习B(共17页).doc（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上 数字电子技术练习 一、填空题1. 。2.逻辑函数F=+B+D的反函数= ，对偶式为 。3.D触发器的特征方程为 ，JK触发器的特征方程为 。4.构造一个模10计数器需要 个状态， 个触发器。5.将JK触发器的J端和K端连在一起，就得到了 触发器。6. 型触发器克服了空翻现象。7.74LS290的清零端是异步清零，则下图构成 进制计数器。1. 0 2. 3. 4. 10 4 5. T 6. 边沿 7. 64 1.进制转换(31)10 = 2 = 16。2.逻辑函数的表示方法有 、卡诺图、函数式、 和波形图。3.RS触发器的特性方程是： ，T触发器的特性方程 。4.下图

2、(a)、(b)所示的组合逻辑电路，已知(a)中为TTL门电路，（b）中为OC门，它们的输出表达式Y1 = ，Y = 。 (a)(b)5.译码集成电路74LS138的地址码有 个，译码输出端的个数有 个。6.某加计数器是由74LS161构成的十进制计数器，设初始状态Q3Q2Q1Q0 = 0000，当采用同步归零方式时其最后一个状态是 ，当采用异步归零方式时其最后一个状态是 。1. 11111 1F 2. 真值表 逻辑图 （可对调）3. 4. 5. 3 8 6. 1001 1010 1.进制转换：（13.8125）10 = 2 ，（1F）16 = 2。 2.公式定理： ， 。3.在组合逻辑电路中，

3、当一个门电路同时输入两个向相反方向变化的互补信号时，可能出现 现象；消除这种现象比较好的方法是 。4.代码与进制：（29）10的8421BCD码是 BCD，化成二进制数 = 2。5.D触发器的特性方程 ，JK触发器的特性方程 。6.最小项的相关定理：所有的最小项之和等于 ，任意两项最小项的与等于 。1. 1101.1101 11111 2. A+B 3. 竞争冒险 修改逻辑设计增加冗余项 4. (0010 1001) 11101 5. D 6. 1 0 1.代码与进制：（29）10的8421BCD码是 BCD，化成八进制数= 8。2.只考虑两个一位二进制数的相加而不考虑来自低位进位数的运算电路

4、称为 。3.在优先编码器中，是优先级别 的编码输入排斥其它优先级别次之的。4.把D触发器转换为T触发器的方法是 。5.利用 法可以把集成计数器设计成初态不为零的计数器。6.驱动共阳极七段数码管的译码器的输出电平为 有效。7.N个触发器可以记忆 种不同的状态。8.时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。9.最小项的特性是：所有的最小项之和等于 ，任意两项最小项的与等于 。10.74LS290的清零端是异步清零，则下图构成 进制计数器。1. (0010 1001) （35） 2. 半加器 3. 高 4. 5. 反馈置数法 6. 低电平有效 7. 8. 同步 异步 9

5、. 1 0 10. 26 二、单项选择题 1.最小项的逻辑相邻最小项是_。A. B. C. D.2.若所设计的编码器是将31个一般信号转换成二进制代码，则输出应是一组N=_位的二进制代码。 A3 B. 4 C. 5 D. 6 3.时序逻辑电路中一定含_。A. 触发器 B.组合逻辑电路 C.移位寄存器 D.译码器4.在何种输入情况下，“或非”运算的结果是逻辑0。_A.全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为15.同步时序逻电路和异步时序逻电路比较，其差别在于后者_。A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关6.某移

6、位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要_时间。A.10S B.80S C.100S D.800ms7.没有置0功能的触发器是_。A.RS-FF B.JK-FF C.D-FF D.T-FF 8.一个4位二进制同步加法计数器用作分频器时，若计数脉冲的频率为160KHZ ，现需要20KHZ的信号，取自_。A.端的信号 B.端的信号C.端的信号 D.端的信号9.采用共阳极数码管的译码显示电路如右图所示，若显示码数是4， 译码器输出端应为_。A.a=b=e=“0”,b=c=f =g=“1”B.a=b=e=“1”,b=c=f =g=“0”C.a=b=c=“0

7、”,b=e=f =g=“1”D.都不是10. 83线优先编码器（74LS148）中，8条输入线同时有效时，优先级最高为线，则输出线的性质是_。 A. 000 B. 010 C. 101 D. 111题号12345678910答案ACADBBDCBD1.(75)10的八进制数和8421BCD码分别为_。A. (113)8 ，()BCDB. (111)8 ，()BCDC. (113)8 ，()BCDD. (115)8 ，()BCD2.已知逻辑函数：，则利用反演规则直接写出其反函数 _。A.B. C. D. 3.下列选项中不属于组合逻辑电路的是_。A.加法器B. 数值比较器C. 计数器D. 编码器4

8、.逻辑函数：，化简的结果是_。A.B. C. 0D. 15.8位的A/D转换器，设参考电压为5V,当模拟端输入电压为2.5V时，其转换的理论值D = _。A.()2B. ()2 C. ()2D. ()26.如图所示的扭环形计数器，设初始状态为：0000，则可判断出它的有效循环状态数为_。A. 6 B. 7 C. 8 D. 91.的标准与或式= _。A. B. C. D. 2.下图所示为某组合逻辑电路的逻辑符号，若，输出=_。A. Z B. 1 C. 0 D. 3.下列4种对RS触发器的功能描述中，错误的是_。A. 具有置“0”功能 B. 具有置“1”功能 C. 具有翻转功能 D. 具有保持功能

9、4.下列关于T触发器的特性方程正确的是_。A. B. C. D. 5.集电极开路的两个集成门电路，将它们的输出端短接，实现的逻辑运算是_。A. 或 B. 与 C. 非 D. 不能直接相连6.8选1的数据选择器74LS151，其地址码的位数有_。A. 2位 B. 4位 C. 3位 D. 8位题号123456答案DACCBC1.数字信号的特点是_。A在时间上和幅值上都是连续的。 B在时间上是离散的，在幅值上是连续的。C在时间上是连续的，在幅值上是离散的。 D在时间上和幅值上都是不连续的。2.逻辑函数 和 G=AB满足关系_相等。A. B. C. D. 3.八选一的数据选择器，其地址输入端有_个。A

10、. 8 B. 2 C. 3 D. 44.要用n 位二进制数为N 个对象编码，必须满足_。A. N = 2n B. N 2n C. N 2n D. N = n5.把一个六进制计数器与一个三进制计数器串联可得到_进制计数器。A. 63 B. 36 C. 9 D. 186.下列逻辑电路中为时序逻辑电路的是_。A.译码器 B. 加法器 C. 数码寄存器 D. 数据选择器7.一位8421BCD码计数器至少需要_个触发器。A. 3 B. 4 C. 5 D. 108.十六路数据选择器，其地址输入端有_个。A. 16 B. 2 C. 4 D. 89.利用集成计数器的同步清零功能构成N进制计数器时，反馈的二进制

11、代码的数是_。A. 2N B. N C. N-1 D. N+110.要使或非门构成的基本RS触发器的输出Q从1变成0，它的输入信号RS应为_。A. 00 B. 01 C. 10 D. 无法确定题号12345678910答案DACCDCBCC三、化简下列函数为最简函数（每小题5分，共15分）1.用公式法将逻辑函数化为最简与或表达式。2.用卡诺图化简函数：。3.用卡诺图法化简：。1将逻辑函数 化为最简与或表达式。解： = 2. 用卡诺图化简逻辑函数解：ABCD000111100001111011111111由卡诺图得最简逻辑表达式为: 3. 用卡诺图法化简：解：ABCD00011110000111

12、101111111由卡诺图得最简逻辑表达式为: 三、化简下列函数为最简函数1.用公式法证明等式=1成立。2.化简为最简与或形式（方法不限）。3.用卡诺图法化简函数1、证明：=2、 = =ABCD0001111010110100111111113、用卡诺图法化简函数ABCD00011110101101001111111 三、化简及变换1.写出：的最小项和的形式（最后结果用最小项编号的形式表示）2.用卡诺图法化简逻辑函数：3.用卡诺图法化简逻辑函数：1 2.3四、分析与设计：1.试分析图示由1位全加器及与或门组成的电路，写出其输出F的方程式，并分析其功能。&1COCIDCBAF1、解：全加器进位端

13、CO的真值表如下：ABCCOABCCO00001000001010110100110101111111得： 则，的卡诺图为 ABCD000111101011010011111或的真值表为： ABCDFABCDF00000100000001010010001001010000110101110100011000010101101101100111010111111111 由上面知道，为多数（四个中，三个赞同为多数）表决电路。2.试用一片3-8线译码器SN74LS138（如下图所示）及必要的门电路实现3变量逻辑函数 。 2、解：取变量统一，即令， 则有： 3.试用下图所示同步二进制加法计数器74L

14、S161构成9进制计数器。74LS161的功能表如下表所示。3、解：方法1：采用异步归0法，并设初态。a) 写出状态的二进制代码 求归0函数式b) 画连线图：的接法可任意。方法2：采用同步置数法，并设初态。（1）写出状态的二进制代码 （2）求置数（0）函数式 （3）画连线图 4.一个数字电路小系统如下图所示。它由时序电路和组合电路两部分（两虚线框）组成，F是输出端，图中的组合电路的真值表如下表所示。（1）说明图中组合电路的电路名称；（2）分析时序电路，画出状态转换图，并说明其逻辑功能；（3）已知时钟脉冲CP的波形如下图所示，现给定输入信号不变，试画出输出端F与CP信号的对应波形。假设触发器的初

15、始状态均为“1”。表：A2A04、解：（1）为4选一多路数据选择器。 （2）时序电路的状态方程为（3）经过六个脉冲D0D20D3D1D0 三、综合题（第小题10分，共30分）1.用公式法把下列逻辑表达式化简成最简与或式：（1）（2）2.用卡诺图法把下列逻辑表达式化简成最简与或式：（1）（2）3.下图所示为D触发器和门电路的连线图，求：（1）写出的逻辑表达式（2）根据给定的已知波形画出D和Q端的波形，设Q初始状态为0。1（1） （2） 2（1）（2）3（1） （2） 四、综合题1.下图所示的触发器，求：（1）写出的表达式、时钟条件（2）根据给定的已知波形画出的波形图，设初始状态为0。 2.下图所

16、示的组合逻辑电路图，求：（1）写出Y的逻辑表达式（2）若要用与非门实现，求Y的与非-与非表达式（3）画出由与非门构成的逻辑图。 3.用4选1的数据选择器74LS153实现组合逻辑函数：,求：（1）写出F的最小项和的形式（2）写出4选1数据选择器输出Y的函数表达式（3）确定函数变量与地址码的对应关系（4）画出正确的连线图。 4.用74LS90构成六进制计数器，已知74LS90的置9和清0控制信号均为高电平有效，异步方式。求：（1）写出归零表达式R0A = R0B =?（2）设初始状态为“0000”，画出该计数器的状态图（3）画出正确的电路连线图。 5.如图所示的异步时序逻辑电路，设初始状态Q1Q

17、0 = 00，求：（1）时钟方程、Q0n+1 、Q1n+1的方程式（2）状态表、状态图（3）已知CP画出Q0、Q1的波形。四、综合题1（1） （2） ，CP上升沿有效 2（1） （3） （2） 3.（1） （2） （3）令 A1 = A, A0 = B则 D0 = 0 D1 =D2 = C D3 = 14. （1）异步归零方式: N=6 则最后一个状态为SN = S6 =0110 = Q3Q2Q1Q0 R0A = R0B = Q2Q1 （2） 0000 0001 0010 0011 0110 0101 0100 说明：0110时为瞬间归零5.（1） CP0 = CP CP1 = Q0 （3）

18、J0 = K0 =1；J1= K1= 1 ，CP的下降沿，Q0的下降沿（2）状态表0001011010111100 状态图：Q1Q0 四、分析设计题1.下图所示为某组合逻辑电路的连线图，求：（1）写出输出Y的逻辑表达式，并化成最简与或式（2）列出真值表，并说明该组合逻辑电路实现的功能。2.用三-八译码器74LS138和与非门实现组合逻辑函数，要求写出解题过程并画出最后的电路图。3.下图所示为某时序逻辑电路，求：（1）写出它的驱动方程、特性方程、状态方程（2）列出状态转换表（3）画出状态图并说明它是几进制计数器4.利用集成四位二进制计数器74161的同步置数功能构成十二进制计数器，要求写出解题过程，并画出最后的电路图。四、分析设计题（每小10分，共40分）1（1） （2） 功能：同1出1，不同出0同或（注：表达式写错，后面根据错误表示式继续完成的可酌情得一半的分数。） 3（1） ， （2） 0 00 1 0 11 0 1 0001100 （3） 该时序电路为3进制计数器，能自启动4专心-专注-专业