2022年实验指导书电路与电子技术.pdf

《2022年实验指导书电路与电子技术.pdf》由会员分享，可在线阅读，更多相关《2022年实验指导书电路与电子技术.pdf（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第 1 页 共 21 页实验名称叠加原理的验证一、实验目的验证线性电路叠加原理的正确性，加深对线性电路的叠加性和齐次性的认识和理解。二、原理说明叠加原理指出：在有多个独立源共同作用下的线性电路中，通过每一个元件的电流或其两端的电压，可以看成是由每一个独立源单独作用时在该元件上所产生的电流或电压的代数和。线性电路的齐次性是指当激励信号（某独立源的值）增加或减小K 倍时，电路的响应（即在电路中各电阻元件上所建立的电流和电压值）也将增加或减小K 倍。三、实验设备序号名称型号与规格数量备注1 直流可调稳压电源030V 二路2 万用表1 自备3 直流数字电压表0200V 1 4 直流数字毫安表0500m

2、A 1 5 迭加原理实验电路板1 DGJ-03 四、实验内容实验线路如图1-1 所示，用 DGJ-03 挂箱的“基尔夫定律/叠加原理”线路。F121K图 1-1 1. 将两路稳压源的输出分别调节为12V 和 6V，接入 U1和 U2处。2. 令 U1电源单独作用（将开关K1投向 U1侧，开关K2投向短路侧） 。用直流数字电压表和毫安表（接电流插头）测量各支路电流及各电阻元件两端的电压，数据记入表1-1。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 1 页，共 21 页 - - - - - - - - -

3、 - 第 2 页 共 21 页3. 令 U2电源单独作用（将开关K1投向短路侧，开关K2投向 U2侧） ，重复实验步骤2的测量和记录，数据记入表1-1。4. 令 U1和 U2共同作用 （开关 K1和 K2分别投向 U1和 U2侧） ， 重复上述的测量和记录，数据记入表6-1。5. 将 U2的数值调至 12V，重复上述第3 项的测量并记录，数据记入表1-1。表 1-1 五、实验注意事项1. 用电流插头测量各支路电流时，或者用电压表测量电压降时，应注意仪表的极性，正确判断测得值的、号后，记入数据表格。2. 注意仪表量程的及时更换。六、实验报告1. 根据实验数据表格及理论计算，进行分析、比较，归纳、

4、总结实验结论，即验证线性电路的叠加性与齐次性。实验名称正弦稳态交流电路相量的研究一、实验目的1研究正弦稳态交流电路中电压、电流相量之间的关系。2. 掌握日光灯线路的接线。3. 理解改善电路功率因数的意义并掌握其方法。二、原理说明图 1-2 1. 在单相正弦交流电路中，用交流电流表测得各支路的电流值，用交流电压表测得回路各元件两端的电压值，它们之间的关系满足相量形式的基尔霍夫定律，即I0 和U0 。2. 图 1-2 所示的 RC 串联电路，在正弦稳态信号 U 的激励下， UR与 UC保持有 90o的相位差，即当图 1-3 测量项目实验内容U1(V) U2(V) I1 (mA) I2 (mA) I

5、3 (mA) UAB(V) UC D(V) UAD(V) UDE(V) UF A(V) U1单独作用U2单独作用U1、U2共 同作用2U2单独作用URjXcUcURIURUUcI精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 2 页，共 21 页 - - - - - - - - - - 第 3 页 共 21 页R 阻值改变时， UR的相量轨迹是一个半圆。U、UC与 UR三者形成一个直角形的电压三角形，如图1-3 所示。 R 值改变时，可改变角的大小，从而达到移相的目的。3. 日光灯线路如图1-4 所示，图

6、中A 是日光灯管，L 是镇流器，S 是启辉器，图 1-4 C 是补偿电容器，用以改善电路的功率因数（cos值） 。有关日光灯的工作原理请自行翻阅有关资料。三、实验设备四、实验内容并联电路电路功率因数的改善。按图1-5 组成实验线路。经指导老师检查后，接通实验台电源，将自耦调压器的输出调至220V，记录功率表、电压表读数。通过一只电流表和三个电流插座分别测得三条支路的电流，改变电容值，进行三次重复测量。数据记入下页表中。五、实验注意事项1. 本实验用交流市电220V，务必注意用电和人身安全。2. 功率表要正确接入电路。3. 线路接线正确，日光灯不能启辉时，应检查启辉器及其接触是否良好。序号名称型

7、号与规格数量备注1 交流电压表0500V 1 2 交流电流表 5A 1 3 功率表1 （DGJ-07）4 自耦调压器1 5 镇流器、启辉器与 30W 灯管配用各 1 DGJ-04 6 日光灯灯管30W 1 屏内7 电容器1 F,2.2 F,4.7 F/500V 各 1 DGJ-04 8 白炽灯及灯座220V ，25W 13 DGJ-04 9 电流插座3 DGJ-04 220VLSAC精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 3 页，共 21 页 - - - - - - - - - - 第 4 页 共

8、 21 页图 1-5 电容值测量数值计算 值( F) P(W) COSU(V) I（A）IL(A) IC(A) I (A)Cos0 1 2.2 4.7 六、实验报告1. 完成数据表格中的计算，进行必要的误差分析。2. 讨论改善电路功率因数的意义和方法。3. 提高线路功率因数为什么只采用并联电容器法，而不用串联法？所并的电容器是否越大越好？实验名称晶体管共射极单管放大器实验者班级：姓名：学号：指导教师：实验日期：一、 实验目的1、 掌握放大器静态工作点的调试方法，学会分析静态工作点对放大器性能的影响。2、 掌握放大器电压放大倍数、输入电阻、 输出电阻及最大不失真输出电压的测试方法。3、 熟悉常用

9、电子仪器及模拟电路实验设备的使用。ic精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 4 页，共 21 页 - - - - - - - - - - 第 5 页 共 21 页二、实验仪器1、 双踪示波器2、万用表3、交流毫伏表4、信号发生器5、实验箱三、 实验原理1、 放大器静态指标的测试图 1-6 共射极单管放大器实验电路图 1-6 为电阻分压式工作点稳定单管放大器实验电路图。它的偏置电路采用RB2和 RB1组成的分压电路， 并在发射极中接有电阻RE，以稳定放大器的静态工作点。当在放大器的输入端加入输入信

10、号Ui后，在放大器的输出端便可得到一个与Ui相位相反，幅值被放大了的输出信号 U0，从而实现了电压放大。在图 1-6 电路中，当流过偏置电阻RB1和 RB2的电流远大于晶体管T 的基极电流IB时（一般 510 倍） ，则它的静态工作点可用下式估算，VCC为供电电源，此为+12V 。112BBCCBBRUVRR（1-1）CEBEBEIRUUI（1-2）()CECCCCEUVIRR（ 1-3）电压放大倍数beLCVrRRA（1-4）精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 5 页，共 21 页 - -

11、- - - - - - - - 第 6 页 共 21 页输入电阻beBBirRRR21（1-5）输出电阻CRR0（1-6）放大器静态工作点的测量与调试1)静态工作点的测量测量放大器的静态工作点，应在输入信号Ui=0 的情况下进行，即将放大器输入端与地端短接， 然后选用量程合适的数字万用表，分别测量晶体管的集电极电流IC以及各电极对地的电位UB、UC和 UE。一般实验中， 为了避免断开集电极，所以采用测量电压，然后算出IC的方法，例如，只要测出UE，即可用EEECRUII算出IC（也可根据CCCCCVUIR，由 UC确定 IC） ，同时也能算出。2)静态工作点的调试放大器静态工作点的调试是指对三

12、极管集电极电流IC（或 UCE）调整与测试。静态工作点是否合适，对放大器的性能和输出波形都有很大的影响。如工作点偏高，放大器在加入交流信号以后易产生饱和失真，此时uO的负半周将被削底，如图1-7（a）所示， 如工作点偏低则易产生截止失真，即 uO的正半周被缩顶 （一般截止失真不如饱和失真明显）， 如图 1-7 （b） 所示。这些情况都不符合不失真放大的要求。所以在选定工作点以后还必须进行动态调试，即在放大器的输入端加入一定的ui，检查输出电压 uO的大小和波形是否满足要求。如不满足，则应调节静态工作点的位置。(a)饱和失真(b)截止失真图 1-7 静态工作点对U0 波形失真的影响改变电路参数U

13、CC，RC，RB（RB1，RB2）都会引起静态工作点的变化，如图1-6 所示，但通常多采用调节偏电阻RB2的方法来改变静态工作点，如减小RB2，则可使静态工作点提高等。最后还要说明的是，上面所说的工作点“偏高”或“偏低”不是绝对的，应该是相对信号的幅度而言，如信号幅度很小，即使工作点较高或较低也不一定会出现失真。所以确切的说，产生波形失真是信号幅度与静态工作点设置配合不当所致。如须满足较大信号的要求，静态工作点最好尽量靠近交流负载线的中点。2、 放大器动态指标测试放大器动态指标测试包括电压放大倍数、输入电阻、 输出电阻、 最大不失真输出电压（动精品资料 - - - 欢迎下载 - - - - -

14、 - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 6 页，共 21 页 - - - - - - - - - - 第 7 页 共 21 页态范围）和通频带等。1)电压放大倍数AV的测量调整放大器到合适的静态工作点，然后加入输入电压ui，在输出电压uo不失真的情况下，用交流毫伏表测出ui和 uo的有效值 Ui和 Uo，则AV =iOUU（1-7）2)最大不失真输出电压UOPP的测量（最大动态范围）如上所述，为了得到最大动态范围，应将静态工作点调在交流负载线的中点。为此在放大器正常工作情况下，逐步增大输入信号的幅度，并同时调节RW（改变静态工作点） ，用示波器观

15、察uo，当输出波形同时出现削底和缩顶现象（如图1-8）时，说明静态工作点已调在交流负载线的中点。然后反复调整输入信号，使波形输出幅度最大，且无明显失真时，用交流毫伏表测出UO（有效值），则动态范围等于22UO。或用示波器直接读出 UOPP来。图 1-8 静态工作点正常，输入信号太大引起的失真四、实验内容1、 连线在实验箱的晶体管系列模块中，按图 2-1 所示连接电路： DTP5 作为信号Ui 的输入端，DTP4（电容的正级）连接到DTP26（三极管基极） ，DTP26 连接到 DTP57，DTP63 连接到 DTP64（或任何GND） ，DTP26 连接到 DTP47（或任何 10K 电阻），

16、再由 DTP48 连接到 100K 电位器（ RW）的“ 1”端， “2”端和“ 3”端相连连接到DTP31，DTP27（三极管射极）连接到D TP51，DTP27 连接到 DTP59 （或 DTP60） ，DTP24 连接到 DTP32（或 DTP33） ， DTP25先不接开路，最后把电源部分的+12V 连接到 DTP31。2、 测量静态工作点静态工作点测量条件：输入接地即使Ui=0.在步骤 1 连线基础上， DTP5 接地（即Ui=0 ） ，打开直流开关，调节RW，使 IC=2.0mA（即 UE=2.4V ） ，用万用表测量UB、UE、UC、RB2值。记入表2-1。表 2-1 IC=2.

17、0mA 测量值计算值UB（V） UE（V） UC（V） RB2（K） UBE（V）UC E（V）IC（mA）3、 测量电压放大倍数调节一个频率为1KHz、峰峰值为 50mV 的正弦波作为输入信号Ui。断开 DTP5 接地的线，把输入信号连接到DTP5，同时用双踪示波器观察放大器输入电压Ui（DTP5 处）和输出精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 7 页，共 21 页 - - - - - - - - - - 第 8 页 共 21 页电压 Uo（DTP25 处）的波形，在Uo波形不失真的条件下用毫

18、伏表测量下述三种情况下(1.不变实验电路时； 2.把 DTP32 和 DTP33 用连接线相连时； 3.断开 DTP32 和 DTP33 连接线，DTP25连接到 DTP52 时)的 Uo值（DTP25 处） ，并用双踪示波器观察Uo和 Ui的相位关系，记入表2-3。表 2-3 IC=2.0mA Ui= mV （有效值）RC（K）RL（K） U0（V） AV观察记录一组U0 和 Ui 波形2.4 1.2 2.4 2.44、 观察静态工作点对电压放大倍数的影响在步骤 3 的 RC=2.4K ， RL= 连线条件下，调节一个频率为1KHz 、峰峰值为50mV 的正弦波作为输入信号Ui连到 DTP5

19、。调节 RW，用示波器监视输出电压波形，在uo不失真的条件下，测量数组IC和 UO的值，记入表 2-4。测量 IC时，要使 Ui=0（断开输入信号Ui， DTP5接地）。表 2-4 RC=2.4K RL= Ui= mV （有效值）IC(mA) 2.0 U0(V) AV集成门电路的功能测试一、实验目的1熟悉 TTL 及 CMOS 门电路器件的外形及外引脚的排列。2熟悉 TTL 、CMOS 门电路的逻辑功能及特点，掌握其功能测试方法。二、实验原理本实验选用五种门电路集成块。TTL：74LS00、74LS32、74LS86、74LS11；CMOS ：CC4011 。它们的外引线排列图如图1-2-1

20、所示。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 8 页，共 21 页 - - - - - - - - - - 第 9 页 共 21 页12345678910111213141A 1B 1Y 2A2B 2Y GNDUCC3A 3B 3Y4A4B4Y12345678910111213141A 1B2A2B2C 2Y GNDUCC3B 3C 3Y1C1Y 3A12345678910111213141A 1B 1Y 2Y 2B 2A USSUDD3Y 3B 3A4A4B 4Y74LS0074LS3274LS

21、8674LS11CC401112345678910111213141A 1B 1Y 2A2B 2Y GNDUCC3A 3B 3Y4A 4B 4Y12345678910111213141A 1B 1Y 2A 2B 2Y GNDUCC3A 3B 3Y4A4B 4Y图 1-2-1 测试用的集成块的引脚图中的A、B、C脚分别表示门电路逻辑功能的输入端，Y表示对应的输出端。要想知道输出和输入的逻辑关系，可以在输入端按照真值表加入各种可能的输入电平，测出对应的输出电平，记入真值表，完成真值表。那么此真值表就表示所测试集成门电路的逻辑功能，然后再根据真值表写出逻辑表达式。被测试门输入端连接至逻辑电平开关，由

22、逻辑电平开关提供输入的电平；输出端连至逻辑电平显示，由发光二极管的亮、灭显示输出的电平。亮时输出为“1” ；灭时输出为“0”。各集成块的管脚排列顺序相同，即以集成块左边标记缺口为标志，管脚号从左下角第1脚开始逆时针方向按顺序排列。集成块的右下角（7）接地，左上角（14）接电源UCC。TTL门电路UCC为 5V；CMOS 门电路UDD为 3V18V，一般可选用5V。接通电源前应检查连线是否有误，以防集成块通电被烧坏。三、实验仪器及器材名称参考型号用途5V 直流稳压电源实验台提供 5V 电源逻辑电平开关、 显示组件8 路提供输入电平和显示输出电平数字万用表VC9808 检测电路集成块74LS00、

23、74LS32、74LS86、74LS11、CC4011四、实验内容及方法每个集成块的电源及逻辑电平开关、显示组件的电源均为5V,选用实验台上的5V直流稳精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 9 页，共 21 页 - - - - - - - - - - 第 10 页 共 21 页压电源。注意各器件的正负极不要接错。1按照图1-2-1 中所示的门电路的输入输出的分布图，分别测试各集成块的逻辑功能。选取被测集成块其中的一组门的输入端如1A、1B（或和1C）和其对应的输出端1Y, 把这一组的输入端分别都

24、连接到逻辑电平开关上，输出端连接到逻辑电平显示（发光二极管）上。【注意】：集成门电路74LS00、74LS32、74LS86 的输入输出端的排列一样，而74LS11和 CC4011则不一样。2接通电源（注意逻辑电平开关、显示组件也要接电源），设置逻辑电平开关，按照真值表的输入电平给门电路输入信号，观察对应的输出端的发光二极管（亮为“1”； 灭为“0”） ，记录下输出的电平。集成门电路的逻辑变换一、实验目的掌握用集成门电路组成其它逻辑功能的方法。二、实验原理组合逻辑电路是最常见的逻辑电路，可以用一些常用的门电路来组成具有其它功能的门电路。例如，根据与非门逻辑表达式BAY,如果让 A=B （把 A

25、、B端接在一起） ， 则有AY,因此就可以把2 输入与非门的两个输入端接在一起来当作非门用。再如，根据与门的逻辑表达式BABAY得知， 可以用两个与非门组合成一个与门。据此可以用简单的门电路组合成很多其它的逻辑关系。本实验利用实验二中测试过的四2 输入与非门74LS00，来实现或、 与、或非及与或的逻辑功能，即分别用与非门组成这些功能的门电路。四 2 输入与非门74LS00 的管脚排列如实验二中所示或见附录。三、实验仪器及器材名称参考型号用途5V 直流稳压电源实验台提供 5V 电源逻辑电平开关、 显示组件8 路提供输入电平和显示输出电平数字万用表VC9808 检测电路集成块74LS00 四、实

26、验内容及方法用与非门实现其它逻辑功能1用 74LS00 四 2 输入与非门组成下列逻辑关系门：（1）或门：BAY（2）与门：BAY（3）与或门：DCBAY精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 10 页，共 21 页 - - - - - - - - - - 第 11 页 共 21 页AB C （4）或非门：BAY要求写出与非关系的逻辑表达式、画出逻辑图。2测试验证变换后的逻辑功能(1) 根据逻辑图画出实验连线图。（2）连接电路测试电路的逻辑功能。组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路

27、的设计和测试方法。二、实验原理1使用中、小规模集成门电路来设计组合电路是最常用的逻辑电路。设计组合逻辑电路的一般步骤是：（1）分析设计问题，根据设计任务的要求，列出真值表。（2）由真值表写出输出逻辑函数表达式，化简或变换输出逻辑函数表达式。（3）根据逻辑表达式画出逻辑图，用标准器件构成电路。（4）用实验来验证设计的正确性。2.组合逻辑电路设计举例用与非门设计一个三个人的表决电路，表决的原则是少数服从多数。即当三个输入端中有两个或三个为“1” 时，输出端才为“1” 。设计步骤：根据题意得出是有三个输入端（设为A、B、C）和一个输出端（为Y）的逻辑关系，列出真值表如表2-1 所示，再写出逻辑卡诺图

28、如表2-2 所示。由卡诺图并化简得出逻辑表达式，再转换成与非的形式: A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 00 01 11 10 0 0 0 1 0 1 0 1 1 1 表 2-1 表 2-2 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 11 页，共 21 页 - - - - - - - - - - 第 12 页 共 21 页ACBCABACBCABABCCBABCACABY最后画出用与非门构成

29、的逻辑电路如图2-2-1 所示：根据逻辑图看出需要四个与非门，因此选用四2 输入与非门74LS00 和二 4 输入与非门74LS20 来组成电路。实验连线图如2-2-2 所示， A、B、C 为三个表决人，Y 为表决的最后结果。1234567891011121314Ucc1A1B1Y2A2B2YGND3Y3B3A4Y4B4A&1234567891011121314Ucc1A1BN1C1D1YGND2Y2D2CN2B2A&74LS0074LS20ABC+5VY图 2-2-2 三人表决逻辑的实验连线图三、实验仪器及器材名称参考型号用途5V 直流稳压电源实验台提供 5V 电源逻辑电平开关、 显示组件8

30、 路提供输入电平和显示输出电平数字万用表VC9808 检测电路集成块74LS00、74LS20 四、实验内容及方法&abcdABCY图 2-2-1 三人表决电路逻辑图精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 12 页，共 21 页 - - - - - - - - - - 第 13 页 共 21 页1设计一个三人无弃权表决电路（多数赞成则提案通过）。要求采用与非门实现。按本实验原理所述的设计步骤进行，直到通过实验测试电路逻辑功能符合设计要求为止。2某汽车驾驶员培训班进行结业考试。有三名考官，其中A 为

31、主考官， B 和 C 为副考官。在考试中，按照少数服从多数原则，但若主考官认为合格，亦可通过。试用与非门构成的逻辑电路实现此考核规定。检测并记录实验结果。3设计一个判断两个一位二进制数是否相等的逻辑电路。即输入端A、B 同时为高电平或同时为低电平时，输出端Y 为高电平，否则输出为低电平。【注意】：每个设计都要把真值表、逻辑表达式、逻辑图和实验连线图写在实验报告中，然后通过实验验证其功能。计数器及其应用一、实验目的1熟悉计数器的逻辑功能及使用方法。2学会实现任意进制计数器的方法。二、实验原理计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的

32、不同，分为二进制、十进制、任意进制计数器。根据计数的趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程计数器等等。本实验选用四位同步二进制计数器74LS161 进行实验研究。1逻辑功能分析图 5-5-1 为同步可预置四位二进制计数器74LS161 的引脚排列及逻辑符号。12345678910111213141516UccGND74LS161CQ0Q1Q2Q3S2LDS1CRCPD0D1D2D3Q0Q1Q2Q3D0D1D2D3CRCPLDS1S2C(14)(13) (12)(11)(15)(6)(5)(4)(3)(9)(1)(2)(7)(10)74LS161图 5-5-1 74LS161

33、引脚排列及逻辑符号图中：LD置数端； CP 时钟脉冲；CR清零端； S1、S2使能控制端； C 溢出进位端；D3、D2、D1、D0数据输入端； Q3、Q2、Q1、Q0数据输出端；74LS161 的功能表如表5-1 所示：表 5-1 输入输出精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 13 页，共 21 页 - - - - - - - - - - 第 14 页 共 21 页CP CR LD S1S2D3 D2D1D0Q3Q2Q1Q00 0 0 0 0 1 0 d c b a d c b a 1 1 0

34、保 持1 1 0 保 持1 1 1 1 计 数当清零端CR为低电平“ 0”时，计数器直接清零，此功能如表中第一行所示；CR置高电平时则执行其它功能。当CR为高电平，置数端LD为低电平，在时钟脉冲CP 上升沿触发时，数据输入端D3、D2、D1、D0的数据（ d、c、b、a）分别加到输出端Q3、Q2、Q1、Q0。注意置数必须有CP时钟脉冲相配合，此功能见表中第二行。当CR为高电平，置数端LD也为高电平，只要使能控制端S1、S2中有一个为低电平，此时无论有无计数脉冲CP 输入，计数器各输出端保持不变。此功能见表中第三、四行所示。当121SSCRLD时，在 CP 脉冲作用下，输出端最低位Q0来一个脉冲

35、就翻转一次，其它位均在它们所有低位均为“1”时翻转。实现计数功能。此功能见表中第五行。当此计数器累加到“1111”时，溢出进位端C 送出高电平。2实现任意进制计数（1）用复位法获得任意进制计数器利用 74LS161 具有的异步清零的功能，采用反馈复位信号，使清零输入端为低电平（有效）的方法，可以使计数器在按自然态序计数过程中，跳过无效状态，构成所需进制的计数器。如图5-5-2 所示，为一个在74LS161 计数器基础上通过复位法构成的十进制计数器。（2）用预置法获得任意进制计数器利用 74LS161 具有的同步预置功能，通过反馈使计数器返回预置初态，也可以构成任意进制计数器。如图5-5-3 为

36、一个在 74LS161 计数器基础上通过预置法构成的十进制计数器。Q0Q1Q2Q3D0D1D2D3CRCPLDS1S2C(14)(13)(12)(11)(15)(6)(5)(4)(3)(9)(1)(2)(7)(10)74LS161“1”计数脉冲N“1” &Q0Q1Q2Q3D0D1D2D3CRCPLDS1S2C(14)(13)(12)(11)(15)(6)(5)(4)(3)(9)(1)(2)(7)(10)74LS161“1”计数脉冲N“1”&图 5-5-2 复位法构成十进制计数器图 5-5-3 预置法构成十进制计数器三、实验仪器及器材精品资料 - - - 欢迎下载 - - - - - - - -

37、 - - - 欢迎下载 名师归纳 - - - - - - - - - -第 14 页，共 21 页 - - - - - - - - - - 第 15 页 共 21 页名称参考型号用途5V 直流稳压电源实验台提供 5V 电源逻辑电平开关、 显示组件8 路提供输入电平和显示输出电平单次脉冲源实验台提供 CP 脉冲信号数字万用表VC9808 检测电路集成块74LS00；74LS161 四、实验内容及方法1测试计数器74LS161 的逻辑功能计数脉冲CP 由单次脉冲源提供，清零端CR、置数端LD及数据输入端D3、D2、D1、D0分别接逻辑电平开关插口，输出端Q3、Q2、Q1、Q0分别接逻辑电平显示插口

38、；溢出进位端 C 也接逻辑电平显示插口。按表11-1 逐项测试并判断集成块的功能是否正常。（1）清零LD、S1、S2为任意态；令CR0，这时计数器输出端Q3Q2Q1Q0 0000。清零功能完成后，置CR 1。（2）置数令CR 1；LD0；S1、S2为任意；数据输入端D3、D2、D1、D0输入任意一组二进制数据（如1010） ，给 CP 端加一个上升沿脉冲信号，观察输出端Q3、Q2、Q1、Q0显示的二进制数据。此后置LD1。（3）保持给计数器预置数后，令CR1；LD1。然后让使能端S1和 S2中至少有一个为0，分别改变计数脉冲CP 和输入端的数据，观察输出状态是否变化。（4）计数令121SSCR

39、LD，输入端任意态，依次在CP 端加入 16 个上升沿单脉冲，观察输出端输出数据Q3Q2Q1Q0的变化。2实现任意进制计数（1）用复位法获得任意进制计数器参照实验原理中，图5-5-2 构成的十进制计数器，运用复位法，在74LS161 计数器的基础上使用四2 输入与非门74LS00 构成一个六进制计数器。要求画出连线图，并且通过实验验证。（2）用预置法获得任意进制计数器参照实验原理中，图5-5-3 构成的十进制计数器，按照置位法，使用74LS161 计数器和精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 1

40、5 页，共 21 页 - - - - - - - - - - 第 16 页 共 21 页74LS00 四 2 输入与非门构成一个十一进制的计数器。要求画出连线图，并且通过实验验证。实验名称集成门电路的功能测试实验者 _ 指导教师 _ 实验日期 _ 一、实验目的二、实验仪器及用途三、实验电路图分别画出TTL 门电路 74LS00、74LS32、74LS86、74LS11 和 CMOS 门电路 CC4011 的输入输出管脚的分布图：四、实验内容及测试数据174LS00 的功能测试（1） 测得真值表（2）由真值表得出逻辑关系并写出逻辑表达式及逻辑符号74LS00 是门电路。Y逻辑符号274LS32

41、的功能测试（1） 测得真值表（2）由真值表得出逻辑关系并写出逻辑表达式及逻辑符号74LS32 是门电路。Y逻辑符号A B Y 0 0 0 1 1 0 1 1 A B Y 0 0 0 1 1 0 1 1 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 16 页，共 21 页 - - - - - - - - - - 第 17 页 共 21 页374LS86 的功能测试（1） 测得真值表（2）由真值表得出逻辑关系并写出逻辑表达式及逻辑符号74LS86 是门电路。Y逻辑符号474LS11 的功能测试（1） 测得真

42、值表（2）由真值表得出逻辑关系并写出逻辑表达式及逻辑符号74LS11 是门电路。Y逻辑符号5CC4011 的功能测试（1） 测得真值表（2）由真值表得出逻辑关系并写出逻辑表达式及逻辑符号CC4011 是门电路。Y逻辑符号五、讨论题1与门（与非门）和或门（或非门）多余的输入端如何处理？2若与或非门电路如图所示，要实现CDABY的功能，多余的输入端如何处理？&ABCDEFY1A B Y 0 0 0 1 1 0 1 1 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B Y 0 0 0 1 1 0 1 1 精品资料 - - - 欢迎

43、下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 17 页，共 21 页 - - - - - - - - - - 第 18 页 共 21 页实验名称集成门电路的逻辑变换一、实验目的二、实验仪器及用途三、实验内容及测试数据1用与非门实现或门：BAY（ 1）写出用与非关系的逻辑表达式：（ 2）画出用与非门组成的逻辑图（ 3）画出实验连线图1234567891011121314Ucc1A1B1Y2A2B2YGND3Y3B3A4Y4B4A&74LS00（4）测试逻辑功能真值表2用与非门实现与门：BAY（1）写出用与非关系的逻辑表达式：（2）

44、画出用与非门组成的逻辑图（3）画出实验连线图1234567891011121314Ucc1A1B1Y2A2B2YGND3Y3B3A4Y4B4A&74LS00A B Y 0 0 0 1 1 0 1 1 或门精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 18 页，共 21 页 - - - - - - - - - - 第 19 页 共 21 页（4）测试逻辑功能真值表3用与非门实现与或门：DCBAY（1）写出用与非关系的逻辑表达式：（2）画出用与非门组成的逻辑图（3）画出实验连线图12345678910111

45、21314Ucc1A1B1Y2A2B2YGND3Y3B3A4Y4B4A&74LS00（4）测试逻辑功能真值表4用与非门实现或非门：BAY（1）写出用与非关系的逻辑表达式：（2）画出用与非门组成的逻辑图（3）画出实验连线图1234567891011121314Ucc1A1B1Y2A2B2YGND3Y3B3A4Y4B4A&74LS00A B Y 0 0 0 1 1 0 1 1 与门A B C D Y 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 A B C D Y 0 0 0 0 0 0 0 1 0 0 1 0 0

46、0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 与或精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 19 页，共 21 页 - - - - - - - - - - 第 20 页 共 21 页4）测试逻辑功能真值表实验名称组合逻辑电路的设计与测试一、实验目的二、实验仪器及用途三、实验内容及结果1设计一个三人无弃权表决电路（多数赞成则提案通过）。要求采用与非门实现。按本实验原理所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。（1）写出满足逻辑要求的真值表（2）写出输出逻辑

47、表达式及卡诺图并化简逻辑表达式（与非关系）：（3）画出逻辑图（用与非门实现）（4）画出实验连线图（要求用一个74LS00 和一个 74LS20）（5）按照所画连线图连接实验电路，输入端接至逻辑电平开关插口，输出端接至逻辑电平显示插口。根据上面真值表验证逻辑功能。2某汽车驾驶员培训班进行结业考试。有三名考官，其中A 为主考官， B 和 C 为副考官。在考试中，按照少数服从多数原则，但若主考官认为合格，亦可通过。试用与非门构成的逻辑电路实现此考核规定。检测并记录实验结果。(1）写出满足逻辑要求的真值表（2）写出输出逻辑表达式及卡诺图并化简逻辑表达式（与非关系）：（3）画出逻辑图（用与非门实现）（4

48、）画出实验连线图（要求用一个74LS00）（5）按照所画连线图连接实验电路，输入端接至逻辑电平开关插口，输出端接至逻辑电平显示插口。根据上面真值表验证逻辑功能。3设计一个判断两个一位二进制数是否相等的逻辑电路。即输入端A、B 同时为高电平或同时为低电平时，输出端Y为高电平，否则输出为低电平。1）写出满足逻辑要求的真值表A B Y 0 0 0 1 1 0 1 1 或非门精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 20 页，共 21 页 - - - - - - - - - - 第 21 页 共 21 页（

49、2）写出输出逻辑表达式及卡诺图并化简逻辑表达式（与非关系）：（3）画出逻辑图（用与非门实现）（4）画出实验连线图（要求用一个74LS00 和一个 74LS20）（5）按照所画连线图连接实验电路，输入端接至逻辑电平开关插口，输出端接至逻辑电平显示插口。根据上面真值表验证逻辑功能。实验名称计数器及其应用一、实验目的二、实验仪器及用途三、实验内容及测试结果1计数器 74LS161 的逻辑功能的测试讨论：（1）74LS161 进行清零时与是否给CP 脉冲有关吗？（2）74LS161 如果正在计数时，置CR0，此时输出会怎样？（3） 74LS161 让CR1；LD0， 而不加入 CP 脉冲可以把输入端数

50、据置入输出端吗？（4）74LS161 是不是只要S1、S2中有一个为“ 0”时，就可以保持输出数据？（5）74LS161 在计数时，输出的Q3、Q2、Q1、Q0哪个是最低位、哪个是最高位？2实现任意进制计数（1）用复位法获得六进制计数器画出由 74LS161 和 74LS00 利用复位法构成的六进制计数器的电路图：构成的六进制计数器一共有哪几个输出状态，分别写出来？（2）用预置法获得十一进制计数器画出由 74LS161 和 74LS00 利用预置法构成的十一进制计数器的电路图：构成的十一进制计数器一共有哪几个输出状态，分别写出来？精品资料 - - - 欢迎下载 - - - - - - - -