第八章 脉冲产生与信号变换电路 课件.ppt

《第八章 脉冲产生与信号变换电路 课件.ppt》由会员分享，可在线阅读，更多相关《第八章 脉冲产生与信号变换电路 课件.ppt（90页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第八章第八章8.1 8.1 集成集成555555定时器定时器 8.2 5558.2 555定时器应用定时器应用 8.3 8.3 数字数字- -模拟转换器模拟转换器8.4 8.4 模拟模拟- -数字转换器（数字转换器（ADCADC） 8.1 8.1 集成集成555555定时器定时器 555定时器是中规模集成时间基准电路（time basic circuit），可以方便地构成各种脉冲电路。由于其使用灵活方便、外接元件少，因而在波形的产生与变换、工业自动控制、定时、报警、家用电器等领域得到了广泛应用。 555定时器的产品有TTL和CMOS两种，TTL产品的标识字为555，CMOS产品的标识字为755

2、5。现以TTL定时器为例讨论其工作原理。 8.1.1 5558.1.1 555定时器的电路结构定时器的电路结构 555定时器主要由分压器、电压比较器C1和C2、基本RS触发器以及集电极开路输出的泄放开关VT等几部分组成。图8-3是 TTL单定时器5G555的逻辑图和外引线端子排列图以及双定时器5G556的外引线端子排列图。图中标注的阿拉伯数字为器件外部引线端子的序号。8.1.1.1 分压器 由3个5k的电阻串联构成分压器，为电压比较器C1和C2提供参考电压。在控制电压输入端UCO悬空时， ，123RCCUU 。 213RCCUU （a）555定时器的逻辑电路图 (b)5G555和5G556的外

3、引线端子图 图8-3 555定时器电路结构和芯片外端子排列图 8.1.1.2 电压比较器 由两个高增益运算放大器构成电压比较器C1和C2，当运放同相输入电压大于反相输入电压时输出为高电平1；当运放的同相输入电压小于反相输入电压时输出为低电平0。两个比较器的输出uC1、uC2 分别作为基本RS触发器的复位端R和置位端S输入信号。8.1.1.3 基本RS触发器 由与非门G1和G2组成基本RS触发器。该触发器为低电平输入有效。8.1.1.4 泄放开关VT 当基本RS触发器置1时，三极管VT截止；基本RS触发器置0时，三极管VT导通；因此，三极管VT是受基本RS触发器控制的放电开关。 另外，为了提高电

4、路的带负载能力，在输出端设置了缓冲门G3。8.1.2 5558.1.2 555定时器的逻辑功能定时器的逻辑功能 复位端 为低电平时，使555强制复位，输出Q=0；当 端为高电平时，Q输出状态取决于阈值端TH和触发端 的状态。 当TH UCC， UCC时，比较器C1的输出uC1=0，比较器C2的输出uC2=1，基本RS触发器被置0，输出Q=0； 当THUCC时，比较器C1的输出uC1=1，比较器C2的输出uC2=1，基本RS触发器实现保持功能。 当TH UCC ， 2/3Ucc 1/3 Ucc 10导通 1/3 Ucc 1保持不变 保持不变 2/3Ucc 1/3 Ucc 11截止 TRR表8-1

5、 555定时器的逻辑功能表 8.2 5558.2 555定时器应用定时器应用8.2.1 8.2.1 施密特触发器施密特触发器 施密特触发器（Schmitt Trigger）是常用的脉冲变换电路，与普通双稳态触发器的相同点是有两个稳定的输出状态，不同点在于： （1）施密特触发器属于电平触发电路，缓慢变化的模拟信号也可作为触发信号，当输入信号达到特定阈值时，输出状态发生突变，从一个稳态翻转到另一个稳态。 （2）对于正向和负向变化的输入信号，使输出状态翻转的电平不同，其中UT+ 称为正向阈值，UT- 称为负向阈值，两者的差值称为回差电压。施密特触发器在不同阈值翻转输出状态的性质称为回差特性。 （3）

6、施密特触发器的输出状态依赖于外加输入信号的大小，信号撤销会导致输出状态的变化，电路没有记忆功能。 施密特触发器的逻辑符号和电压传输特性如图8-4(a)、(b)所示。 （a）施密特触发器符号 （b）施密特触发器电压传输特性（回差特性） 图8-4 施密特触发器 8.2.1.1 555定时器构成的施密特触发器 将555定时器的TH 和端并联并外接输入信号uI，则构成施密特触发器，如图8-5（a）所示，电路工作波形如图8-4（b）所示，工作过程如下： （a）电路图 （b）工作波形图 图8-5 用555定时器接成的施密特触发器 （1）uI 由0上升至 UCC时： 当uI UCC时，因为 UCC，使555

7、定时器置1，故uo=UOH； 当 UCCuI UCC时，因为TH UCC，使555定时器置0，故uo=UOL。 输出uo由UOH 变化到UOL发生在uI= UCC时，因此，UT+= UCC。 2313TR13132323232323 （2）uI由高于 UCC减小至0时： 当uI UCC时，555定时器置0，故uo=UOL； 当 UCCuI UCC时，555定时器处于保持功能，故uo=UOL不变； 当uI UCC时，因为 UCC，使555定时器置1，故uo=UOH。 2323132313TR13 输出uo由UOL变化到UOH发生在uI= UCC时，因此，UT-= UCC。 由此可得到回差电压为，

8、UT = UT+-UT- = UCC。 如果参考电压由外接控制电压UC0提供，则UT+=UCO，UT-= UCO ，UT= UT+-UT-= UCO。只要改变UCO的数值，就能调节回差电压的大小。 13131312128.2.1.2 回差电压可调的施密特触发器 实际工作中有些场合需要利用回差，因此，组成回差电压可调的施密特触发器更具使用价值。图8-6所示是利用555定时器的外接控制电压实现回差电压可调的施密特触发器。调节 电位器可以改变控制电压 的大小，从而改变555定时器内部两个电压比较器的门限值，达到控制 的目的。 PRCOUTTUU和图8-6 回差电压可调的施密特触发器 8.2.1.3

9、施密特触发器的应用 （1）脉冲整形 在数字系统中，矩形脉冲经传输后往往发生波形畸变。如当传输线的电容较大时，波形的前后沿将明显变坏如图8-7(a)所示；当传输线较长且接收端的阻抗与传输线的阻抗不匹配时，在波形的上升沿和下降沿将产生振荡现象如图8-7（b）所示；当其他脉冲信号通过导线之间的分布电容或公共电源线叠加到矩形脉冲上时，信号上将出现附加的噪声如图8-7（c）所示。利用施密特触发器，适当选择 和 ，均可获得满意的整形效果。 TUTU (a) (b) (c) 图8-7 施密特触发器用于脉冲整形 （2）波形变换 将连续变化的周期性模拟信号变换成周期矩形波。如图8-8所示。 （3）脉冲鉴幅 利用

10、施密特触发器输出状态依赖于输入信号幅值的特点，若将回差电压设置为零，可实现幅值鉴别功能。如图8-9所示，如将一系列幅度各异的脉冲加到施密特触发器输入端时，只有那些幅度大于UT+的脉冲会产生输出信号。 图8-8 用施密特触发器实现波形变换 图8-9 施密特触发器用于鉴别脉冲幅度 8.2.2 8.2.2 单稳态触发器单稳态触发器 单稳态触发器具有以下特点： （1）电路有稳态和暂稳态两个不同的工作状态；（2）在外界触发脉冲作用下，电路由稳态翻转到暂稳态；（3）暂稳态不能长久保持，维持一定时间后，会自动返回稳态。暂稳态维持的时间取决于电路本身的参数，与触发脉冲无关。 鉴于以上特点，单稳态触发器被广泛应

11、用于数字系统中的整形、延时以及定时等场合。 8.2.2.1 555定时器构成的单稳态触发器 由555定时器构成的单稳态触发器由图8-10（a）所示，将555定时器的 端作为电路输入端，利用电容C上的电压控制TH端，就构成了单稳态触发器。该电路是用输入脉冲的下降沿触发的。 图8-10 用555定时器构成的单稳态触发器电路图和工作波形图 TR 工作过程如下： （1）稳态 如果接通电源后触发器处于Q=1的状态，则内部泄放开关（VT）截止，UCC经过R向电容C充电。当充电到uC UCC时，555定时器置0；同时，泄放开关导通，由电容CDGND放电，使uC按指数关系迅速下降至uC0。此后，若ui没有触发

12、信号（低电平），则555定时器处于保持功能，输出也相应的稳定在uO=0的状态。所以uO=0是电路的稳定输出状态。23 （2）由稳态进入暂稳态 当输入触发脉冲ui的下降沿到达后，因为 UCC，使555定时器置1，故uo=1，电路进入暂稳态。与此同时，泄放开关截止，UCC通过R开始向电容C充电。 （3）暂稳态的维持 当电容C从0V开始充电，但uC5RiCi （tpl 为输入脉冲宽度,当满足此条件时,Ri、Ci才能起微分作用。）8.2.2.2 单稳态触发器的应用 （1）脉冲整形 利用单稳态触发器可产生一定宽度的脉冲，可把过窄或过宽的脉冲整定为固定宽度的脉冲。如图8-11所示。 （2）脉冲延迟 脉冲延

13、迟电路一般要用两个单稳触发器完成。其原理图如图8-12（a）所示，图(b)是输入ui的波形和延迟后的输出uo的波形。假设第一个单稳输出脉宽整定在tw1，则输入脉冲ui被延迟tw1，输出脉宽则由第二个单稳态触发器定时值tw2决定。 （3）定时 由于单稳态电路产生的脉冲宽度是固定的，因此可用于定时电路。 图8-11 用单稳态触发器实现脉冲的整形 图8-12 用单稳态触发器实现脉冲的延迟 8.2.3 多谐振荡器 多谐振荡器又称矩形脉冲发生器。在同步时序电路中，作为时钟信号控制和协调整个系统的工作。由于多谐振荡器的两个输出状态自动交替转换，故又称为无稳态触发器。8.2.3.1 555定时器构成的多谐振

14、荡器 由555定时器构成的多谐振荡器如图8-13（a）所示。 (a)电路图 （b）工作波形图 图8-13 用555定时器接成的多谐振荡器 当接通电源以后，因为电容C上的初始电压为零，所以UCC经过R1 和R2向电容C充电。当电容C充电到uC UCC 时，555定时器置0，输出跳变为低电平；同时，泄放开关导通，电容C电阻R2D地GND开始放电。 当电容C放电至uC UCC 时，555定时器置1，输出电位又跳变为高电平，同时泄放开关（VT）截止，电容C重新开始充电，重复上述过程。如此周而复始，电路产生振荡。其工作波形如图8-13（b）所示。 2313 其中tw1为电容C从 UCC充电到 UCC所需

15、时间，可推得：2313 tw2为电容C从UCC放电到UCC所需时间，可推得： 1120.7()wtRR C220.7wtR C11212122wwwtRRqttRR12120.7(2)wwTttRR C 矩形波的周期： 矩形波的占空比： 可见：调节R1 、R2和C的大小，即可改变振荡周期和矩形波的占空比。 由占空比q的公式可知，图8-13所示电路输出的波形占空比始终大于50%，为了得到等于或小于50%的占空比，可以采用图8-14所示的占空比可调电路。 电容充电时，VD1导通，VD2截止，充电时间为tw10.7 R1C 电容放电时，VD1截止，VD2导通，放电时间为tw20.7 R2C 输出波形

16、占空比为：q= 调节电位器，可获得任意占空比的矩形脉冲。当R1=R2时，q=50%，输出波形称为方波。 112RRR图8-14 用555定时器组成的占空比可调的多谐振荡器 图8-15 例8-1电路图 例例8-1 8-1 试用555定时器设计一个振荡周期为1秒，占空比为q= 的多谐振荡器。解：采用图8-13电路，由前面分析可得： ， 所以，R1=R2 由题意知： T=tw1+tw2 0.7(R1+2R2)C1s 设C=10F，代入上式，得：R1=R248k 选用47 k的电阻与一只2 k的电位器串联，可得所设计的电路如图815所示。 23112223RqRR8.3 数字模拟转换器 自动控制系统中

17、由控制对象所获取的参量大多是非电模拟量（如温度、压力、流量、角度、位移、速度等）。这些非电模拟量经相应的传感器可以转换成电模拟量（电压或电流）。而计算机能直接接收、处理和输出的是数字量。因此，用计算机实施自动控制时，必须将模拟信号转换成数字信号；计算机处理后输出的数字数据还须再转化为模拟信号，才能驱动执行机构，实施对控制对象的控制。 将模拟信号转换为数字信号的电路称为模拟-数字转换器，简称ADC（AnaLog to DigitaL Converter）或A/D转换器；将数字信号转换为模拟信号的电路称为数字-模拟转换器，简称DAC（DigitaL to AnaLog Converter）或D/A

18、转换器。 ADC和DAC是计算机用于工业控制的重要接口电路，是数字控制系统中不可缺少的组成部分。另外，ADC和DAC在数字通讯、遥控。遥测、数字化测量仪表、图象信号的处理与识别以及语音信号处理等方面也有广泛的应用。 图8-16所示是一个典型的工业控制系统结构框图。 图8-16 工业控制系统结构框图 8.3.1 8.3.1 DACDAC的基本概念及原理的基本概念及原理 DAC是将数字信号转换成模拟信号的器件。设DAC输入的数字信号为n位二进制数码D（即 Dn-1Dn-2 D0，其中Dn-1为最高位（Most Significant Bit=MSB），D0为最低位(Least Signifcant

19、 Bit=LSB)，则DAC电路的输出量uo是与D成正比的模拟量，即： 式中，K为模拟参考量或称为转换比例系数，Di为数字量D的第i位代码，其值为0或1，2i为第i位的权。 102nioiiuKDKD 对于有权码，输出模拟量是由一系列二进制分量叠加而成的，即将各位代码按其权的大小转换成相应的模拟量，然后将这些模拟量相加，即可得到与数字量成正比的总模拟量，从而实现了数字模拟转换。 （a）DAC的示意图 （b） 三位DAC的输入数字量与输出模拟量的关系 图817 DAC的示意图和三位DAC的转换关系 因此，DAC的转换原理是基于权的叠加，若模拟参考量为电压，则2iK表示第i位的权电压；若模拟参考量

20、为电流，则2iK表示第i位的权电流，通常权电压或权电流是由参考电压源作用于电阻网络形成的。因此，任何DAC都包含三个基本部分：参考电压源、电阻网络和电子开关网络。 DAC的种类很多，按电阻网络的结构不同，有权电阻型DAC、T型电阻DAC和倒置T型电阻DAC等；按电子开关电路的形式不同，有CMOS开关DAC和双极型开关DAC。双极型开关DAC在精度、稳定性和速度上均优于CMOS开关；而CMOS开关的突出优点是功耗极小、可以双向传输电压或电流。 图8-18所示为4位T型电阻网络DAC电路图。它由电阻网络、模拟开关和求和放大器三部分组成。每个支路由一个电阻和一个模拟开关串联而成，各模拟开关分别受对应

21、位输入数码的控制。当数码Di为1时，开关接通参考电压源UREF；当数码Di为0时，开关接地。 图8-18 四位T型电阻DAC T型电阻网络的特点： （1）从任一节点向左、向右或向下对地的等效电阻相等，均为2R。 （2）基准电压源UREF经过任一模拟开关对地的等效电阻相等，均为3R。基准电压源UREF提供给任一支路的电流均为I=UREF/3R，该电流流入每一节点后再等分成左、右两路电流。 下面分析T型电阻DAC的工作原理。假设输入数字信号为D3D2D1D0 = 1000，此时只有S3接至UREF，而S2、S1、S0均接地，基准电压源UREF提供的电流I经过a3节点一次分流后到达点形成的电流和电压

22、分量分别为： 331222IUIRR32II 当输入数字信号为D3D2D1D0= 0100时，只有S2接至UREF，其余开关均接地，基准电压源UREF提供的电流I经过a2、a3节点两次分流后到达点形成的电流和电压分量分别为： 222II 222222IUIRR 同理可推出，当输入数字信号为D3D2D1D0 = 0010时，在点形成的电流和电压分量分别为： 132II 113222IUIRR 当D3D2D1D0 = 0001时，在点形成的电流和电压分量分别为： 042II 004222IUIRR 当D3D2D1D0 =1111时，根据叠加原理，在点产生的总电流I和总电压U为： 321032101

23、234411111()(2222 )222232REFUIIIIIIR3210321012344111122()(2222 )222232REFUUUUUURI 运算放大器的放大倍数为： 3322fRAR 则运放的输出电压为： 32104(2222 )2REFofUuAU 当输入为任意四位二进制数码时，DAC的输出电压为： 321032104(2222)2REFoUuDDDD 推广到n位DAC，同样可得： 12101210(2222)2nnREFonnnUuDDDD 由上式可见，输入数字量在输出端得到了与之成正比的模拟量，完成了数/模转换。 T型电阻DAC在实际应用时，由于动态转换过程中，各支

24、路从开关接通、电流形成到运放输入电压稳定地建立，需要一定的传输时间，因而在位数较多时将影响D/A转换器的工作速度；同时不同位的电子开关需要的传输时间不等，可能在输出端产生一定的尖峰干扰脉冲，影响转换精度。因此，T型电阻网络DAC的使用受到了一定限制。 8.3.3 8.3.3 倒倒T T型电阻网络型电阻网络DACDAC 把T型DAC的电阻网络倒置，即电阻网络的输入端改接参考电压源，而把各支路开关改接到运算放大器的输入端，如图8-19所示，即成为倒T型电阻网络DAC。 图8-19 倒T型电阻网络DAC 当输入数字量Di=1时，对应位的电子开关Si将该位的电阻2R接至运算放大器的反相输入端；当Di=

25、0时，对应位的电子开关Si将该位的电阻2R接至运算放大器的同相输入端。由于运放同相输入端接地，反相输入端“虚地”，所以倒T型电阻网络DAC的任一节点向左、向右、向上对地的等效电阻均为2R；对于任一支路，无论输入数字信号是1还是0，流过该支路的电流Ii是不变的。也就是说，参考电压源UREF提供的总电流IREF也是固定不变的，为IREF=UREF/R；按照分流原理，各节点为电子开关S3、S2、S1、S0提供的电流依次为： 31122REFREFIUIR22222REFREFIUIR13322REFREFIUIR04422REFREFIUIR 假设D3D2D1D0=1111，则所有的电子开关都将2R

26、电阻接至运算放大器的反相输入端，则流入运算放大器反相输入端的电流为： 32101234411111()(2222 )22222REFREFUURR3210IIIII 输出模拟电压uo为： 32104(2222 )2REFoUuIR 对于任意一组输入数字量D3D2D1D0，则有： 321032104(2222)2REFUIDDDDR 经运算放大器反相比例运算后，得到输出模拟电压为： 321032104(2222)2REFoUuIRDDDD 推广到n位DAC时，输出模拟量与输入数字量之间的关系为： 12101210(2222)2nnREFonnnUuDDDD 由于倒T型电阻网络DAC中各支路电流直

27、接流入了运算放大器的输入端，相互之间不存在传输时间差，因而提高了转换速度并减小了输出端可能出现的尖峰脉冲。另外，电阻网络中的电子开关在切换时，流过开关的电流是恒定的，开关两端的电压很小，所需的驱动电压也很小，并且切换时产生的瞬态电压也很小，这也有利于提高转换速度和减小尖峰脉冲。因此，在集成DAC中，多数采用倒置T型电阻开关网络。 8.3.4 8.3.4 DACDAC的主要技术指标的主要技术指标8.3.4.1 分辨率 分辨率是指DAC的最小输出电压ULSB与最大输出电压UM的比值，说明DAC分辨最小电压的能力。所谓最小输出电压是指当输入数字量仅最低位为1时的输出电压，而最大输出电压是指当输入数字

28、量各有效位全为1时的输出电压。 分辨率ULSB / UM = 1/（2n-1） 当UM一定时，输入数字代码的位数越多，则分辨率越高，分辨能力就越高。 8.3.4.2 转换精度 DAC的精度是指实际的输出模拟电压与理论值之间的差值，常以百分比来表示。这个转换误差是一个综合性误差，它包括比例系数误差、元件精度和漂移误差以及非线性误差等等。8.3.4.3 转移特性 DAC输出模拟量与输入数字量之间的关系称为DAC的转移特性。当DAC没有任何误差时，理论上应该是过零点的一条直线。8.3.4.4 建立时间（转换时间） 建立时间是指从输入数字信号开始，到DAC输出电压或电流达到稳定值所经历的时间。 8.4

29、 模拟-数字转换器（ADC） ADC是将模拟信号转换为数字信号的器件。ADC的基本思想是以某一单位参考量去度量模拟信号，得到输出数字量，其实质是对模拟量进行数字式测量。根据其测量原理不同，ADC可分为直接转换型和间接转换型两大类。 8.4.1 8.4.1 ADCADC的基本概念的基本概念8.4.1.1 采样和保持 数字信号在时间和幅值上都是离散的，因此要实现ADC，首先要将随时间连续变化的信号变换为时间离散的信号，即对模拟量进行采样。 为了有效保持原模拟信号的信息，采样信号CPS的频率必须满足采样定理的要求，即：fs 2fimax,fs为采样频率；fimax为输入信号u I的最高频率分量。 由

30、于将每次采样得到的模拟信号转换为数字量需要一定的时间，所以采样以后还必须要将采样信号保持一定的时间，通常由采样-保持电路完成。 8.4.1.2 量化和编码量化和编码 要实现ADC，必须将采样后的离散信号的幅值数字化，即量化，从而将模拟信号转换成时间和幅值都是离散的数字信号；把量化的数值用二进制代码表示，称之为编码，由编码器来实现。 因此，一般ADC的转换过程需经过采样、保持、量化和编码这四个步骤来完成。这些步骤在转换过程中往往是合并进行的。图820所示为ADC的组成框图。 图820 ADC的组成框图 8.4.1.3 ADCADC的基本概念的基本概念 三位ADC的示意图如图8-21（a）所示。其

31、输入、输出关系如图8-21(b)所示，并可归纳如下： （1）3位ADC有23=8个输出状态，分别是000111。 （2）最小量化值1LSB为： 31128LSBV满度模拟电压值（ ） 这就是ADC的分辨率。量化精度取决于最小量化值，输出数字量的位数越多，则量化精度越高。 （3）每个数字量代表一定范围的模拟量，例如：000代表（0V LSB)V； 011代表（ ）V（ ）V ， 是对应011的中心值，以中心值为基准，则最大量化误差为 LSB。 （4）最大输出数字量111对应的输入模拟电压为 V。 123182LSB3182LSB381278 （a）三位ADC框图 (b) 三位ADC的输入、输出关

32、系 图8-21 三位DAC框图和输入、输出关系 逐次逼近型逐次逼近型ADCADC 逐次逼近型ADC是直接转换型ADC中最常见的一种，其基本转换过程是将大小不同的参考电压与采样-保持后的电压uI逐次进行比较，比较结果以相应的二进制代码表示。这个过程与天平称物很相似。 图8-22（a）所示为逐次逼近型ADC的原理结构框图。它由比较器C、D/A转换器、基准电压源UREF、逐次逼近型寄存器、控制逻辑电路及时钟信号源CP等部分组成；(b)为三位ADC的逻辑图，图中C为比较器，当uIuo时比较器的输出uC = 0；当uIuO时，uc=1。FFA、FFB、FFC组成了三位数码寄存器， FF1FF5环形移位寄

33、存器与G1G9组成控制逻辑电路。 (a) 逐次逼近型ADC原理框图 （b）三位逐次逼近型A/D转换器 图8-22 逐次逼近型ADC 其基本转换过程如下： 首先将数码寄存器FFA、FFB、FFC清0，将环形移位寄存器FF1FF5状态置为Q1Q2Q3Q4Q5=10000。当控制信号UL=1时在时钟脉冲CP控制下完成模数转换。 第一个CP脉冲到达后，则数码寄存器的FFA(最高位MSB)被置1而FFB、FFC被置0。将QAQBQC = 100送至D/A转换器，并转换成相应的模拟信号电压uO，送到比较器C中，与输入的待转换模拟信号电压uI进行比较。若比较结果为uOuI，则比较器输出为逻辑高电平1，说明预

34、置的数过大，应将寄存器最高位的1去除；若比较结果uOuI，则比较器输出为逻辑低电平0，说明预置数过小，应将寄存器最高位的1保留。同时，移位寄存器右移一位，变为Q1Q2Q3Q4Q5 = 01000状态。 第二个CP脉冲到达时， FFB被置1。若上次比较结果uC = 1，则FFA被清0；若上次比较结果uC= 0，则FFA的1状态保留。同时将移位寄存器右移一位，变为00100状态。 第三个CP脉冲到达时， FFC被置1。若上次比较结果uC = 1，则FFB被清0；若uC= 1，则FFB的1状态保留。同时将移位寄存器右移一位，变为00010状态。 第四个CP脉冲到达时，同样根据uC的状态决定FFC的1

35、是否保留。这时FFA、FFB、FFC的状态就是所要的转换结果。同时，移位寄存器右移一位，使Q1Q2Q3Q4Q5 = 00001。由于Q5 = 1，因而FFA、FFB、FFC的状态通过门G6、G7、G8送到了输出端。 第五个CP脉冲到达后，移位寄存器右移一位，使Q1Q2Q3 Q4Q5= 10000，返回初始状态。同时，由于Q5 = 0，将门G6、G7、G8封锁，转换输出信号随之消失。 由此可见，三位ADC完成一次转换需要五个时钟脉冲周期的时间。如果输出为n位ADC，完成一次转换所需的时间为（n+2）个时钟脉冲周期。 8.4.3 双积分型双积分型ADCADC 双积分型ADC的基本原理是先把输入的模

36、拟电压信号转换成与之成正比的时间宽度信号，然后在这个时间宽度里对固定频率的时钟脉冲计数，计数结果就是正比于输入模拟信号的数字输出信号。因此，双积分ADC属于电压-时间变换型（简称V-T型）ADC。 如图8-23所示，为双积分型ADC的原理框图。它包含积分器、比较器、计数器、基准电压源、时钟信号源和逻辑控制电路等部分。 其基本工作过程如下： 图8-23 双积分型ADC的原理框图和工作波形 转换前先将计数器清零，并接通开关S2使电容C完全放电。 转换过程分两步进行： 第一步（第一次积分）：当转换开始（t = 0）时，令开关S1接通模拟电压输入端uI，同时断开S2，积分器对uI进行积分，积分器输出u

37、o为： 01( )tIoIutdttRCRCuu 因为积分器输出电压uO是自零向负方向变化，即uO0，所以比较器输出u c =1，脉冲控制门打开，周期为TCP的时钟脉冲CP使计数器从零开始计数，直到Qn=1(计数器其余各位为0，即QnQn-1Q0=100)，驱动控制电路使开关S1接通基准电压-UREF，这段时间就是第一次积分时间T1，第一次积分结束时积分器的输出电压为： 11()2nIICPORCRCuuu TTT 可见，第一次积分输出电压uO (T1)与输入电压uI成正比。 第二步（第二次积分）： 当S1接通基准电压-UREF后，即对基准电压-UREF进行反向积分（电容放电），但uO初始值为

38、负，比较器输出uC仍为高电平，计数器再次从0开始计数。假设计数器计数至第N个脉冲时，积分器输出电压uO反向积分到零，则检零比较器输出uC=0，脉冲控制门关闭，计数停止。由于第一次积分结束时，电容器已充有电压uO（T1），而第二次积分结束时，uO = 0，所以，此时积分器输出电压： 202nCPIREFRCRCuUTT2121211()( )()()2nCPIREFOOREFtdttRCRCRCuUTu tu tUtt 可得： 22nICPREFuTTU 可见：T2与uI成正比，T2就是双积分转换电路的中间变量。因为T2=NTCP，所以，计数器的输出： 显然，N与uI成正比，完成了A/D转换。

39、双积分型ADC的突出优点是：工作性能比较稳定。因为转换过程中先后进行了两次积分，而两次积分的积分时间常数RC相同，所以转换结果和精度不受R、C和时钟信号周期TCP的影响；另外抗干扰能力强。由于转换器的输入端使用了积分器，在积分时间等于交流电网的整数倍时，能有效地抑制电网的工频干扰；双积分型ADC中不需要DAC，电路结构比较简单。主要缺点是工作速度慢，完成一次转换需要（2n+1TCP）时间。因此，双积分型ADC常用于高分辨率、低速和抗干扰能力强的场合。 2nREFuNU8.4.4 并行比较型ADC 并行比较型ADC对转换电压只进行一次比较即可进行编码，这种方法称为并行编码。 在并行编码ADC中，

40、同时给定多个参考电压，用以代表所有可能的量化电平，被转换模拟电压与各参考电压同时进行比较，比较结果经编码器输出转换数据。因此，一个n位ADC需要有2n-1个量化电平、2n-1个电压比较器和一个较为复杂的编码电路。 如图8-24是三位二进制并行编码ADC的原理框图。参考电压源UREF和8只电阻构成分压器，分压器有7个中间节点，输出7个参考电压，分别代表7个量化电平。各电阻阻值及7个参考电压值如图所示，其最大量化误差为1LSB，即UREF/8。 由此可见，并行比较型ADC的转换精度主要取决于量化电平的划分，n多大则量化级数越多，精度越高；其最大优点是转换速度快，完成一次转换只需要一个时钟周期，转换

41、频率可以很高；但是位数越多所用的比较器就越多、编码器的电路也就越复杂。 图8-24 三位并行比较ADC框图 8.4.5 ADC的主要技术指标 1、分解度 ADC的分解度，通常以输出二进制代码位数的多少来表示。位数越多，说明量化误差越小、转换的精度越高，分解度也就越好。 2、相对精度 相对精度是指实际的各个转换点偏离理想特性的误差。在理想情况下，所有的转换点应当在一条直线上，因此，有时也把相对精度称为线性度。 3、转换速度 通常用完成一次模数转换所需要的时间来表示转换速度。转换时间是指从接到转换控制信号开始，到输出端得到稳定的数字输出信号所经过的时间。 技能训练技能训练 图8-25 多用途延时开关 图8-26 液位报警器 图8-27 晨昏控制器 图8-28 简易电子琴 图8-29 防盗报警器 图8-30救护车音响电路 图8-31 模拟声响电路 图8 -32 电子胸花 图8-33 8位 DAC 图8-34 ADC电路 图8-35 ADC与DAC的连接 图8-36 图8-35电路的仿真波形 图 8-37 位直流数字电压表的原理电路图 213