第12章逻辑门与组合逻辑电路课件.ppt

《第12章逻辑门与组合逻辑电路课件.ppt》由会员分享，可在线阅读，更多相关《第12章逻辑门与组合逻辑电路课件.ppt（61页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、用于实现基本逻辑功能和某些复合逻辑功能的单元电路称为逻辑门电路，简称门电路。 12.1.1 半导体器件的开关特性半导体器件的开关特性1半导体二极管的开关特性当输入电压UI为高电平UIH 时，二极管VD上所加电压为正向电压，二极管导通，导通电压UD 约为0.7v，回路接通。 当输入电压UI 为低电平UIL 时，二极管VD上所加电压小于PN结的阈值电压0.5v，二极管截止，回路断开 。 2半导体三极管的开关特性BbesIRUU CcesCCRUViBiBS饱和条件： 即： 截止条件： Ube 0.5 v3MOS管的开关特性导通条件： UI =UIH UtH 截止条件： UI =UIL UtH 12

2、.1.2 基本逻辑门电路基本逻辑门电路1二极管与门 1113.7330010.7030100.7300000.700YBAVY(v)VB(v)VA(v)真 值 表功 能 表电路和逻辑符号 表12-1 功能表和真值表 2二极管或门 1112.7331012.7031102.730000000YBAVY(v)VB(v)VA(v)真 值 表功 能 表电路和逻辑符号 表12-2 功能表和真值表 3三极管非门（反相器）电路和逻辑符号 表12-3 功能表和真值表 010.33.61050.3YAUo(v)UI(v)真 值 表功 能 表12.1.3 TTL集成门电路集成门电路TTL集成门电路是一种应用十分广

3、泛的数字集成电路，因其结构中输入-输出部分均采用了晶体管，所以称为晶体管-晶体管逻辑电路（Transistor- Transistor Logic），简称TTL电路。 目前应用最广泛的TTL集成门电路是74/54系列，74/54系列数字集成电路型号通常由五个部分组成，如下所示，组成型号的符号及含义如表12-4所示。 表12-4 74/54系列数字集成电路型号各部分含义FAS 快速F日立电器公司HDALS 黑陶双列直插J 先进肖特基AS摩托罗拉公司MCP 低功耗肖特基LS 陶瓷双列直插D 肖特基S美国德州仪器公司SN 全密封扁平F 低功耗L 塑封扁平B 高速H 陶瓷扁平W器件功能阿拉伯数字 标准

4、0+70-55 +1257454中国产TTL数字集成电路CT含 义符号含 义符号含 义符号含 义符号含 义符号封装形式器件品种器件系列工作温度范围厂家（产地）标志第5部分第4部分第3部分第2部分第1部分1TTL与非门1） 内部电路结构与工作原理 多发射极晶体管VT1和电阻R1构成输入级，VT2和R2、R3构成中间级，VT3、VT4、VT5和R4、R5构成输出级。A、B、C为输入端，其额定输入高电平为3.6v，低电平为0.3v。 表12-5 TTL与非门的功能表和真值表01110.33.63.63.6全为高电平10113.60.33.63.611013.63.60.33.610013.60.30

5、.33.611103.63.63.60.310103.60.33.60.311003.63.60.30.310003.60.30.30.3一个以上输入为低电平YCBAUY (v)UC (v)UB (v)UA (v)真 值 表功 能 表输入情况2） 电路型号与引脚排列 常用的74系列集成TTL与非门的型号有74LS00、74LS10和74LS20，它们分别是4-2输入与非门、3-3输入与非门和2-4输入与非门。 上述三种集成电路均为双列直插14脚封装，每个集成电路内部的各个逻辑门相互独立，可以单独使用，互不影响，全部门电路共用一个电源端和接地端。 2其它TTL门电路 1）TTL与、或、非门和其它

6、复合逻辑门电路 2）TTL集电极开路门和三态门将两个以上门电路的输出端直接相连的做法称为“线与”。所以普通的TTL门电路是不允许“线与”的。为此，将传统的TTL与非门电路输出级的负载管取消，便可以直接“线与”。 三态门又简称为TSL（Three-State Logic）门，所谓三态就是指这种类型门电路的输出在正常的0和1之外，还有一个高阻状态。当三态门为高阻状态时，其输出端相当于完全脱离电路，对电路上的其它元器件不产生任何影响。 3TTL数字集成电路主要参数及使用注意事项数字集成电路主要参数及使用注意事项1）TTL集成电路主要参数与技术指标（1）TTL与非门电压传输特性2）TTL与非门主要参数

7、 输出高电平输出高电平UOH 与非门处于截止状态（AB段）时的输出电平，典型值为3.6 v。输出低电平输出低电平UOL 与非门处于导通状态（DE段）时的输出电平，典型值为0.3 v。开门电平开门电平UON 保证与非门能够稳定可靠地工作于导通状态时的最低输入电平值，典型值为1.8 v。关门电平关门电平UOFF 保证与非门输出高电平不低于额定高电平UOH的90%时，输入电压的最高电平值，典型值为0.8 v。高电平噪声容限高电平噪声容限UNH 额定输入高电平UIH和开门电平UON之间的差值。 低电平噪声容限低电平噪声容限UNL 关门电平UOFF和额定输入低电平UIL之间的差值。高电平噪声容限UNH和

8、低电平噪声容限UNL反映了与非门输入端的抗干扰能力。其值越大，表明抗干扰能力越强。输入端短路电流输入端短路电流IIL 也称为输入低电平电流。当与非门的全部输入端并联接地，流出门电路输入端的电流值。典型值为1.6 mA。输入漏电流输入漏电流IIH 也称为输入高电平电流。当与非门的任意一个输入端接高电平，其余输入端悬空时，流过该输入端的电流值。典型值为40 A。输出高电平电流输出高电平电流IOH 当与非门工作在关门状态，保证与非门输出高电平不低于额定高电平UOH的90%时，可以流出门电路输出端的最大电流。典型值为0.4 mA。该参数表明了门电路带拉电流负载的能力。输出低电平电流输出低电平电流IOL

9、 当与非门工作在开门状态，保证与非门稳定输出为额定低电平时，可以流入门电路输出端的最大电流。典型值为16 mA。该参数表明了门电路带灌电流负载的能力。从数值上可以看出，标准系列与非门带灌电流负载的能力要远大于带拉电流负载的能力。扇出系数扇出系数N 在保证能够正常工作的前提下，门电路的输出端可以连接的同型号门电路的数目。 平均传输延迟时间平均传输延迟时间tpd 与非门的输入和输出信号之间有一定的时间延迟，图中tPHL称为导通延迟时间，tPLH称为截止延迟时间，两者的平均值就是平均传输延迟时间tpd。 2PLHPHLpdttt平均传输延迟时间tpd反映了门电路的开关速度，其值越小，开关速度越快。典

10、型值为10 nS。 平均功耗平均功耗P 平均功耗是指门电路在输出端空载的情况下，处于开门状态和关门状态功耗的平均值。该参数表明了门电路的静态功率消耗，其值越小越好。典型值为10 mW。我们希望门电路既能够延迟时间短又能平均功耗低，但在现实中这往往是矛盾的，高速门电路往往功耗大，功耗小则延迟时间长。所以在应用中应该根据实际需要考虑其综合性能。 2）TTL数字集成电路使用注意事项首先要注意根据使用的环境温度选择合适的系列，一般民用产品选74系列即可，对使用环境温度变化较大，超出0+70范围的，则需要选择54系列。其次应注意门电路的扇出系数，门电路的输出端所接负载不能超过规定的扇出系数。 最后尤其需

11、要注意多余输入端的处理，对于不同种类的TTL门电路，多余输入端的处理方法不尽相同。 12.1.4 CMOS集成门电路集成门电路 MOS管是金属-氧化物-半导体场效应管的简称。根据导电沟道的不同，MOS管分为NMOS管和PMOS管，所谓CMOS是由增强型NMOS管和PMOS采用并联或串联的方式构成的互补型（Complementary）MOS器件，简称为CMOS器件。CMOS工艺具有工艺简单、功耗低、集成度高、电源适应范围宽和抗干扰能力强等特点，非常适合制作大规模集成电路。1CMOS反相器CMOS反相器是最典型的CMOS单元电路，由一个N沟道增强型MOS管VT1和一个P沟道增强型MOS管VT2构成

12、，其中VT1作为开关管，VT2作为负载管。从图中的电压传输特性曲线可以看出，该电路具有反相器的逻辑功能。由于该曲线中没有线性区，和TTL与非门相比具有较强的抗干扰能力。 2CMOS与非门两输入CMOS与非门由两个CMOS反相器构成，图中VT1和VT3两个NMOS管串联作为开关管，VT2和VT4两个PMOS并联作为负载管，只有当两个输入端均输入高电平时，VT1和VT3才能同时导通，输出为低电平，其余情况下VT1和VT3不能同时导通，输出为高电平，实现与非逻辑功能。 3CMOS传输门传输门是CMOS电路特有的一种类型，由NMOS管VT1和PMOS管VT2并联组成。因为MOS管的结构是对称的，源极和

13、漏极可以互换使用，所以CMOS传输门具有双向性，又称为双向开关。传输门不仅可以传输数字信号，亦可以传输模拟信号，所以传输门也可以做成模拟开关。 4CMOS逻辑门系列与使用注意事项表12-6 4000系列数字集成电路型号各部分含义 例如：-55+125M日本东芝公司TC-55+85R摩托罗拉公司MC-40+85E美国RCA公司CD0+70C器件功能阿拉伯数字系列代号4045145中国产CMOS数字集成电路CC含 义符号含 义符号含义符号含 义符号工作温度范围器件品种器件系列厂家（产地）标志第4部分第3部分第2部分第1部分54/74C系列是一种与TTL54/74系列相应型号集成电路的逻辑功能、管脚

14、排列相一致的CMOS数字集成电路，本系列器件的符号及意义与54/74系列TTL数字集成电路相同。其中又细分为普通系列54/74C，高速系列54/74HC和54/74HCT，先进系列54/74AC和54/74ACT等。 CMOS数字集成电路由于其结构的特殊性，在其栅极和衬底之间是一层很薄的SiO2绝缘层，很容易受到静电的影响而被击穿。所以在使用时一定要注意静电的防护，对多余的输入端一定要妥善处理，绝不允许悬空。 12.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法 数字电路按照电路的逻辑功能特点可以分为组合逻辑电路和时序逻辑电路两种基本类型。组合逻辑电路的输出状态在任何时候都仅取决于该时刻

15、输入信号的组合，而与此前电路的状态无关。 组合逻辑电路的分析就是通过分析找出给定电路的输入输出变量之间的逻辑关系，以说明其逻辑功能。其步骤为： （1）写表达式。根据给定电路的逻辑图写出逻辑函数表达式。（2）化简。根据需要，对写出的函数表达式进行化简或变换，得出习惯的最简表达式。（3）列真值表。根据表达式列出函数的真值表。（4）说明逻辑功能。根据真值表和逻辑函数表达式，用文字说明电路的逻辑功能。 【例【例12-1 】 分析图12-17所示组合逻辑电路的功能。解：解：（1）写表达式 根据逻辑图写出逻辑函数表达式： 1iiiiCBASiiiiiiBACBAC1（2）化简 Si的表达式不需要化简。将C

16、i的表达式化为最简与或式：iiiiiiiiiiiiiiiiiiiiiiiiiiiBACBCABACBACBABACBABABACBAC111111（3）列真值表1111110011101010100110110010100110000000CiSiCi-1BiAi4）说明逻辑功能 从真值表可以看出，该电路可以实现三个一位二进制数的加法运算，Si为本位和，Ci为进位。如果把Ci-1看成是低位的进位，则该电路就是一个一位二进制全加器。 12.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路的设计是电路分析的逆过程。是根据给定的逻辑要求设计出合适的电路，其主要步骤如下： （1）分析要

17、求 根据课题给定的条件，决定输入、输出的逻辑变量的数量、名称，并定义各变量为0和1时的逻辑意义。（2）列真值表 根据设定的输入、输出变量和给定的逻辑关系，列出真值表。（3）写表达式 根据真值表列出逻辑函数的表达式。（4）化简 根据要求，将所得表达式化为指定形式的最简式。（5）画逻辑图 根据最后的表达式，画出对应的逻辑图。【例【例12-2 】 用与非门设计一个三人表决电路。 解：解：（1）分析要求 令三个输入变量分别为A、B、C，当输入1时表示同意，输入0时表示不同意；输出变量为Y，1表示被通过，0表示被否决。 （2）列真值表 11111011110100011110001001000000YC

18、BA（3）写表达式 ABCCABCBABCAY（4）化简 ACBCABABCCABCBABCAY将最简与或式化成最简与非与非表达式： ACBCABACBCABABCCABCBABCAY（5）画逻辑图 12.3.1 编码器编码器在数字系统中，用一组二进制代码表示某一信息的过程称为编码，实现编码功能的组合逻辑电路称为编码器。 1二进制编码器二进制编码器是将2n个信号进行编码，变成n位二进制代码的电路。 表12-9 三位二进制编码器编码表 0I1I2I3I4I5I6I7I111011101001110010100000Y0Y1Y2输 出输 入2优先编码器所谓优先编码就是当编码器的输入端发生多个信号同

19、时输入的情况时，电路只对其中优先级别最高的一个信号进行编码，而对其余信号不予理会。具有这种功能的编码器称为优先编码器。 图示即为集成优先编码器74LS148的引脚排列和逻辑功能。 表12-10 集成8线-3线优先编码器74LS148真值表ST7I6I5I4I3I2I1I0I2Y1Y0YEXYSY10111011111110100110111111010101011111010001011110101100111010010011010100010100000001111111111110111111输 出输 入3二十进制编码器将十进制数的十个数码09编成二进制代码的逻辑电路称为二十进制编码器。

20、其工作原理与二进制编码器的工作原理相似。 与二进制编码器一样，集成二十进制编码器基本上都是优先编码器。集成8421BCD码优先编码器74LS147的引脚排列如图12-21所示。 12.3.2 译码器译码器译码是编码的逆过程，将二进制代码的特定含义翻译过来的过程称为译码，实现译码的电路称为译码器。 1二进制译码器常用的3位二进制集成TTL译码器的型号有74LS138，其引脚排列和逻辑功能如图12-22所示。 表12-11 74LS138真值表 ASTCBSTST0Y1Y2Y3Y4Y5Y6Y7Y0111111111101101111110110111011111101011110111100101

21、1111011111001111110110100111111101100011111111000001111111110111111111A0A1A2数据输入选通控制输 出输 入2二十进制译码器把二十进制代码翻译成对应的10个十进制输出信号的电路称为二十进制译码器。常见的二十进制译码器是8421BCD码译码器，这类译码器有4根输入线、10根输出线，所以又称为4线-10线译码器。集成TTL8421BCD码译码器有74LS42。 表12-12 74LS42逻辑功能真值表 0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y0111111111100110111111110001110111111111101

22、1101111110110111101111110101111101111001011111101111100111111101101001111111101100011111111100000A0A1A2A3输 出输 入3显示译码器1）数码显示器常见的数码显示器有发光半导体（LED）数码显示管和液晶（LCD）显示器。LED数码显示管的常见形态是7段数码显示管，将需要显示的十进制数分成7段，用7个LED组合封装在一起，字形如图所示。 2）集成显示译码器集成显示译码器的型号有很多，区别主要在于电路的结构和驱动方式、显示字形等方面。TTL7段数码显示译码器74LS248的引脚排列及应用电路如图12

23、-25所示。 表12-13 集成7段显示译码器75LS248真值表 LTRBIRBOBI/LTRBIRBOBI /000000000000000000000111111111000000001111111511110001011111411010011101111311000101001111210011001110111110110001010111011011111100119111111110001180000111111101711111011011016110110111010151100110100101410011111110013101101110100120000110110

24、0011011111110000110gfedcbaA0A1A2A3输 出输 入十进制数及功能12.3.3 数据选择器数据选择器数据选择器又称为多路开关，其作用是通过控制信号的作用，从多路输入数据中选择一路作为输出数据。 14选1数据选择器4选1数据选择器有4个数据输入端D0、D1、D2和D3，一个数据输出端Y，两个选择控制信号A1和A0。当A1 A0分别为00、01、10和11时，输出端Y分别等于D0、D1、D2和D3。所以，A1和A0又称为地址码或地址控制信号。据此可列出4选1数据选择器的真值表如表12-15所示，并根据真值表写出4选1数据选择器的逻辑表达式。 表12-15 4选1数据选择

25、器真值表 D311D3D201D2D110D1D000D0YA0A1D输 出输 入301210110001DAADAADAADAAY4选1数据选择器的逻辑表达式： 4选1数据选择器的逻辑图 2集成数据选择器集成数据选择器的规格品种较多，常用的有集成4选1数据选择器74LS153和集成8选1数据选择器74LS151，图12-27所示为引脚排列图。 74LS153是集成双4选1数据选择器，74LS151是集成8选1数据选择器。12.3.4 设计一般组合逻辑电路的方法设计一般组合逻辑电路的方法大规模集成电路（LSI）和中规模集成电路（MSI）具有体积小、可靠性高等优点。在设计一般组合逻辑电路时，使用

26、现有的中规模集成电路进行设计，将使电路所需的集成电路用量减少，连线简化，从而使电路的成本降低、可靠性提高。 1利用译码器设计一般组合逻辑电路任何逻辑函数都可以写成标准与或式，即最小项之和的形式。而n位二进制译码器实际上一个n变量最小项输出器。这样我们就可以利用集成n位二进制译码器实现任意n变量的组合逻辑函数。 【例【例12-3 】 用74LS138设计一个实现逻辑函数CBBAY的组合逻辑电路。解：解： 首先将所需逻辑函数化为标准与或式。CABCBABCACBAACCBACBBAY)()(确定所设计电路的输入变量A、B、C与74LS138的输入端A2、A1、A0的关系。令A2=A、A1=B、A0

27、=C。 532012012012YYYAAAAAAAAACABCBABCAY因为74LS138的输出为低电平有效，无法直接实现标准与或式，所以要先将标准与或式两次求反，变换成“与非与非”表达式。 532532532YYYYYYYYYY用74LS138和一个3输入与非门实现上述逻辑关系的逻辑图如图12-28所示。2利用数据选择器设计一般组合逻辑电路如果将数据选择器的地址输入端看成数据输入端，其输出同样包含了完整的最小项组合，也可以实现一般的组合逻辑电路。【例【例12-4 】 用4选1数据选择器74LS153设计一个实现逻辑函数 CBBAY的组合逻辑电路。 解：解： 首先将所需逻辑函数化为标准与或

28、式。 CABCCBACABCBABCACBAACCBACBBAY)()()(其次确定所设计电路的输入变量A、B与74LS153的地址输入端A1、A0的关系。令A1=A、A0=B。 将逻辑函数表达式与4选1数据选择器的逻辑表达式进行比较。可以看出，只要令 ， ， ，即可使两式相等。 1)(1CCDCD 3020 DD逻辑电路如图12-29所示。 1用于实现基本逻辑功能和某些复合逻辑功能的单元电路称为逻辑门电路，简称门电路。门电路是组成数字电路的基本单元，常用的门电路除了与门、或门、非门等基本逻辑门电路以外，还有与非门、或非门、与或非门、异或门等复合逻辑门电路。2数字电路中使用的二极管、三极管、M

29、OS管等半导体器件均工作在开关状态。3集成逻辑门电路可分为TTL与CMOS两种类型，无论何种类型，其输入、输出信号均只有高电平和低电平两种状态。 4TTL是双极型数字集成电路的代表，具有生产工艺成熟、产品参数稳定、工作性能可靠、开关速度快等特点。目前应用最广泛的是74/54系列。不同厂家的产品，只要型号相同，其逻辑功能、引脚排列都是相同的，可以兼容、互换。5CMOS是单极型数字集成电路的代表，具有工艺简单、功耗低、集成度高、电源适应范围宽和抗干扰能力强等特点，非常适合制作大规模集成电路。常用的CMOS数字集成电路有4000系列和54/74C系列。6组合逻辑电路的输出状态在任何时候都仅取决于该时刻输入信号的组合，而与此前电路的状态无关。其结构特点是由各类门电路组成，电路中不包含反馈通道。 7组合逻辑电路的分析就是通过分析找出给定电路的输入输出变量之间的逻辑关系，以说明其逻辑功能。8组合逻辑电路的设计是分析的逆过程，根据给定的逻辑要求设计出合适的电路。9常用的中规模集成组合逻辑电路有编码器、译码器、显示译码器、数据选择器等类型，可以根据实际需要进行选择。10只要输入端数量合适，用译码器和数据选择器可以实现任意组合逻辑电路。