第05章 存储器体系结构设计课件.pptx
《第05章 存储器体系结构设计课件.pptx》由会员分享,可在线阅读,更多相关《第05章 存储器体系结构设计课件.pptx(91页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、5.1 5.1 存储器概述存储器概述5.2 Cache5.2 Cache存储器存储器5.3 5.3 随机存储器与只读存储器随机存储器与只读存储器5.4 5.4 外部存储器和外部存储器和RAIDRAID5.5 5.5 虚拟存储器技术虚拟存储器技术5.6 5.6 网络网络存储与容灾存储与容灾备份备份习题习题5 5存储器存储器是计算机系统中的记忆设备,能够储存程序和数据。存储器从不同角度可以分为不同的分类。图5.1 存储器分类静态存储器(SRAM)动态存储器(DRAM)固定掩膜存储器(ROM)可编程存储器PROM紫外线擦除可编程存储器 (EPROM)电擦除可编程存储器 (E2PROM)快速擦写存储器
2、(Flash Memory)软磁盘存储器(Floppy Disk)硬磁盘存储器(Hard Disk)磁带存储器(Magnetic Tape Storage)CD DiskDVD Disk随机存储器(RAM)只读存储器(ROM)可编程存储器磁表面存储器光盘存储器半导体存储器存储器 (1)存储容量 是存储器可以容纳的二进制信息量。主存储器的容量是指用地址寄存器(MAR)产生的地址能访问的存储单元的数量。如N位字长的MAR能够编址最多达2N个存储单元。存储容量=字数字长(5.1)u内存空间内存空间:又称为存储空间、寻址范围,是指微机的寻址能力,与CPU被使用的地址总线宽度有关。u内存容量内存容量:指
3、内存的物理容量,例如若某微机配置两条2GB的SDRAM内存条,则其内存容量为4GB。u芯片容量芯片容量:是指一片存储器芯片所具有的存储容量。例如:某SRAM芯片的容量为128M16bit,即它有128M个单元,每个单元存储16位(两个字节)二进制数据。(2)存储周期存储周期存储周期TMC,指两次独立的存取操作之间所需的最短时间。取数时间取数时间TA,指存储器从接到读出命令,到被读出信息稳定在MDR的输出端为止的时间间隔。半导体存储器的存储周期一般为10ns左右。最大存取时间最大存取时间,指内存储器从接到存储单元的地址码开始,到取出或存入数据为止所需的最长时间。(3)存储器的可靠性一般指存储器对
4、电磁场及温度等变化的抗干扰能力,存储器的可靠性通常用平均故障间隔时间平均故障间隔时间MTBF(Mean Time Between Failure)来衡量。MTBF越长,表示可靠性越高,即保持正确工作能力越强。目前所用的半导体存储器芯片的MTBF约为5l06l108小时左右。(4)功耗 存储器的功耗可分为内部功耗和外部功耗。u内部功耗内部功耗,就是存储器内部电流消耗。双极型工艺速度较快,但功耗大,密度小;MOS工艺正好相反。BiCMOS存储器具有面积小、功耗低的优点。u外部功耗外部功耗,存储器与外部电路进行工作时所产生的功耗。有效的寄存器管理可最大限度地降低功耗。(5)集成度 每片存储器芯片上集
5、成的基本存储单元的个数。(6)性能价格比图5.2 存储器层次结构图一般来说,离处理器越近的存储器,速度越快也越昂贵,存储器系统的组件趋向于离CPU越远,尺寸越大。高高低低小小大大快快慢慢辅存辅存寄存器寄存器缓存缓存主存主存磁盘磁盘光盘光盘磁带磁带光盘光盘磁带磁带速度速度容量容量价格价格/ 位位CPUCPU主机主机图5.3 一般的存储器层次 Cache存储器是由静态RAM(SRAM)构成,比DRAM快很多,也比构成物理内存的DRAM更昂贵。在存储器层次中,Cache存储器离微处理器最近。Cache存储器本身又可以分层,如第一级Cache(L1 Cache)直接包含在微处理器中;外部的第二级Cac
6、he(L2 Cache)通常在微处理器之外。一般的存储器层次如图5.3所示。CacheCache存储体存储体:以块为单位与主存交换信息,为加速Cache与主存之问的调动,主存大多采用多体结构,且Cache访存的优先级最高。地址映射地址映射变换机构变换机构:由于主存和Cache的块大小相同,块内地址都是相对于块的起始地址的偏移量(即低位地址相同),因此地址变换主要是主存的块号(高位地址)与Cache块号间的转换。替换替换机构机构:当Cache内容已满,就由Cache内的替换机构按一定的替换算法来确定应从Cache内移出哪个块返回主存,而把新的主存块调入Cache。Cache对用户是透明的,将主存
7、块调人Cache的任务全由机器硬件自动完成。Cache的性能指标:(1)命中率命中率是指在前几级存储器均不命中的情况下,在本级存储器命中的概率。在一个程序执行期间,设Nc表示信息能在Cache中访问到的次数,Nm表示信息能在主存中访问到的次数,则Cache的命中率为:写直达法写直达法(Write-through),又称为存直达法存直达法(Store-through),即写操作时数据既写入Cache又写入主存。能随时保证主存和Cache的数据始终一致,但增加了访存次数。写回法写回法(Write-back),又称为拷回法拷回法(Copy-back),即写操作时只把数据写入Cache而不写入主存,但
8、当Cache数据被替换出去时才写回主存。因此数据会与主存中的不一致。(2 2)等效访问时间)等效访问时间Cache和主存的等效访问时间是指当CPU访问存储系统时,Cache和主存的平均访问时间。若tc表示命中时Cache的访问时间,tm表示未命中时主存的访问时间,1-h表示未命中率,则Cache-主存系统的等效访问时间(又称平均访问时间)ta为:ta=htc+(1-h)tm(5.3) (3 3)访问效率)访问效率存储器的访问效率是指Cache的访问时间占Cache和主存等效访问时间的比值。存储器的访问效率用e表示,则有(4 4)较复杂存储系统的等效访问时间)较复杂存储系统的等效访问时间设指令C
9、ache和数据Cache的访问时间均为tc,主存的访问时间为tm,指令Cache的命中率为hi,数据Cache的命中率为hd,CPU访存取指的比例为fi,则: ta=fi(hitc+(1-hi)tm)+(1-fi)(hdtc+(1-hd)tm) (5.5)(1)直接映射 这是一种多对一的映射关系,但一个主存块只能拷贝到cache的一个特定行位置上去。 cache的块号J和主存的块号I有如下函数关系: J=I mod C(2c)(C为cache中的总块数) 主存地址: 主存字块标记 - cache字块地址 -字块内地址字块字块2m-1 字块字块2c+1 字块字块2c+1-1 字块字块2c+1 字
10、块字块2c字块字块2c1 字块字块1 字块字块0主存储体主存储体 字块字块 1 标记标记 字块字块 0 标记标记字块字块 2c-1标记标记Cache存储体存储体t位位01C1 字块字块字块地址字块地址 主存字主存字 块标记块标记t 位位c 位位b 位位主存主存地址地址 比较器(比较器(t位)位)= 不命中不命中有效位有效位=1?*m位位 Cache内地址内地址否否是是命中命中每个缓存块 j 可以和 若干 个 主存块 对应每个主存块 i 只能和 一 个 缓存块 对应 字块字块2c+1 字块字块2c 字块字块0 字块字块 0图5.6 直接映射(2)全相联映射方式全相联映像方式的映像规则是主存的每一
11、块都可以映像到cache中的任何一个字块上,允许从已被占满的cache中替换出任何一个字块。主存储器中的第0块可以映像到cache中的第0块、第1块,第2c1块;主存储器中的第1块可以映像到cache中的第0块、第1块, ,第2c1块。 主存地址:主存字块标记 块内地址这种方法可使主存的一个块直接拷贝到cache中的任意一块上,非常灵活。主存 中的 任一块 可以映象到 缓存 中的 任一块字块字块2m1字块字块2c1字块字块1 字块字块0字块字块2c1字块字块1字块字块0标记标记标记标记标记标记主存字块标记主存字块标记 字块内地址字块内地址主存地址主存地址m = t + c 位位b位位m = t
12、+cCache 存储器存储器主存储器主存储器 字块字块0图5.7 全相联映射(3)组相联映像上述两种方案的折衷。把Cache分成2C组,每组有 =2r个字块;则主存字块i映射到cache的j块上j= (i mod 2C) 2r+k 0k2r-1k为位于上列范围内(组内)的可选参数(整数)按这种映像方式,组间为直接映像,而组内的字块为全相联映像方式。组相联映像把地址划分成3段,末b位为块内地址,中间c位为Cache组地址,高t位和r位形成标记字段。图5.8 组相联映射字块字块2m1字块字块2c-r+1 字块字块2c-r + 1 字块字块2c-r字块字块2c-r 字块字块1 字块字块0 字块字块
13、3标记标记 字块字块 1标记标记字块字块 2c-1标记标记 字块字块 2标记标记 字块字块 0标记标记字块字块 2c-2标记标记 字块内地址字块内地址组地址组地址主存字块标记主存字块标记s = t + r 位位q = cr 位位b 位位组组012c-r1主存地址主存地址Cache主存储器主存储器m 位位共共 u 组组,每组内两块(,每组内两块(r = 1)1某一主存块某一主存块 j 按模按模 u 映射到映射到 缓存缓存 的第的第 i 组中的组中的 任一块任一块i = j mod u直接映象直接映象全相联映象全相联映象 字块字块0 字块字块 1 字块字块 0 字块字块2c-r 字块字块2c-r+
14、1(1 1)先进先出)先进先出(First In First Out(First In First Out,FIFO)FIFO)算法算法FIFO算法选择最早调入Cache的字块进行替换,但没有根据访存的局部性原理,故不能提高Cache的命中率。(2 2)随机法()随机法(RANDRAND法)法)随机法是随机地确定被替换的块,比较简单,但它也没有根据访存的局部性原理,故不能提高Cache的命中率。(3 3)近期最少使用()近期最少使用(Least Recently UsedLeast Recently Used,LRULRU)算法)算法LRU算法比较好地利用访存局部性原理,替换出近期用得最少的字
15、块。它实际是一种推测的方法,比较复杂。(4 4)OPTOPT(Optimal replacement algorithmOptimal replacement algorithm)算法)算法使用这种方法时必须先执行一次程序,统计Cache的替换情况。因此,OPT算法只是一种理想化的算法。(5 5)近期最少使用算法()近期最少使用算法(Least Frequently Used Least Frequently Used algorithmalgorithm,LFULFU算法)算法)这种算法选择近期最少访问的页面作为被替换的页面。实现起来非常困难,它要为每个块设置一个很长的计数器。5.3.1 随
16、机存储器RAM1 随机存储器的基本原理(1)静态RAM静态RAM(Static RAM,SRAM)以触发器原理寄存信息,每一个存储单位都由一个触发器构成,不需要刷新电路,只要不断电就可以保持其中存储的二进制数据不丢失。(2)动态RAM动态RAM(dynamic RAM,DRAM)以电容充放电原理寄存信息。(3)非易失性RAM非易失性RAM(Nonvolatile RAM,NV-RAM)使用了由CMOS构成的功耗极低的SRAM存储单元,内部使用锂电池作为后备电源,有一个智能控制电路。u 位扩展 当单个存储芯片的字长(位数)不能满足要求时,就需要进行位扩展。位扩展方法:将每个存储芯片的地址线、控制
17、线“同名”并连在一起,数据线分别连接至系统数据总线的不同位上。例如:用4G4位的芯片构成4G8位的存储器。u 字扩展 当单片存储器的字长满足要求,而存储单元的个数不能够时,就需要进行字扩展。字扩展方法:将每个芯片的地址线、数据线和读/写控制线等按信号名称并连在一起,只将选片端分别引到地址译码器的不同输出端。例如:用4G4位的芯片构成8G4位的存储器。u 字位扩展 在构成一个实际的存储器时,往往需要同时进行位扩展和字扩展才能满足存储容量的需求。例如:用4G4位的芯片构成8G8位的存储器。 微处理器地址分配的方法通常有两种:线选法和译码法。u(1 1)线选法)线选法 所谓线选法,就是直接以系统的地
18、址线作为存储器芯片的片选信号, 为此只需把用到的地址线与存储器芯片的片选端直接相连即可。(2 2)译码法)译码法又分全译码法和部分译码法。(1)可编程可编程ROMROM:为一次可编程ROM(One Time Programmable ROM,OTPROM)写入信息需要用一个叫ROM编程器的特殊设备来实现这个过程。有“熔断丝型”和“PN结击穿型”两种。(2)紫外光紫外光可擦除可擦除PROMPROM(Erasable Programmable ROMErasable Programmable ROM,EPROMEPROM)擦除过程需要耗时20分钟左右,该芯片具有一个窗口用于接收照射的紫外线。(3)
19、电电可擦除可擦除PROMPROM(Electrically Erasable Programmable ROM,EEPROM/E2PROM)可实现瞬间擦除;可以有选择的擦除某个单元的内容;可直接在电路板上编程,不需要额外的擦除和编程设备。(4)闪烁可编程可擦除闪烁可编程可擦除ROMROM:简称闪存(5)掩膜掩膜ROMROM不是用户可编程ROM。掩膜ROM比较便宜,但是一旦掩膜ROM中的某个代码或数据有错误,整批的掩膜ROM都得换掉。图5.18 CPU与存储器连接图 根据主存中存储体的个数,以及CPU访问主存一次所能读出的信息的位数,可以将主存系统分为以下四种类型:单体单字存储器单体单字存储器:
20、即存储器只有一个存储体,而且存储体的宽度为一个字。单体多字存储器单体多字存储器:即存储器只有一个存储体,但存储体的总线宽度可以是多个字。多体单字交叉存取存储器多体单字交叉存取存储器:如多体交叉存储器,每个存储体都是一个CPU字宽度。多体多字交叉存储器多体多字交叉存储器:将多分体并行存取与单体多字相结合。图5.20 多模块交叉存储器X XX XX X XX X XM007M1815M21623M32431X X XX X XX XX X0,4,.除以4余数为0M01,5,.除以4余数为1M12,6,.除以4余数为2M23,7,.除以4余数为3M3图5.21 顺序方式和交叉方式的地址组织(a) 顺
21、序方式地址组织(b)交叉方式地址组织图5.23 存储体的启动情况(3 3)多模块交叉存储器的基本结构)多模块交叉存储器的基本结构图5.22中为四模块交叉存储器结构框图。主存被分成4个相互独立、容量相同的模块M0,M1,M2,M3,每个模块都有自己的读写控制电路、地址寄存器和数据寄存器,各自以等同的方式与CPU传送信息。有两种多体交叉存储器编址方法:高位交叉访问高位交叉访问存储存储器器;低位交叉访问低位交叉访问存储器存储器。图5.24 相联存储器是按内容存取的存储器,可以选择记录(关键字)的一个字段作为地址。在虚拟存储器中存放段表、页表和快表,也可作Cache行地址。 磁磁表面存储器表面存储器通
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第05章 存储器体系结构设计课件 05 存储器 体系结构 设计 课件
限制150内