同济大学微机原理(共9页).doc

《同济大学微机原理(共9页).doc》由会员分享，可在线阅读，更多相关《同济大学微机原理(共9页).doc（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上电子与信息工程学院2012年硕士研究生复试安排符合电子与信息工程学院2012年硕士研究生复试分数基本要求的考生，请于2012年3月25日、26日两天按要求至同济大学嘉定校区参加复试。具体安排如下：一、 各系复试安排系复试内容复试方式复试时间复试地点（全部在嘉定校区）电子科学与技术系专业课笔试3月26日9：00-10：30电信楼744室专业外语笔试专业综合面试3月26日13：30开始电信楼744室外语听力与口语面试电气工程系报到3月25日8：00-8：30电信楼333室专业课笔试3月25日8：30-11：00电信楼311室专业外语笔试专业综合面试3月26日 8：30开始

2、电信楼378室和388室外语听力与口语面试电信楼376室控制科学与工程系微机原理与接口技术笔试3月25日9:00开始A楼208室专业外语笔试外语听力与口语面试3月25日 13：30开始电信楼633室和612室专业综合面试3月26日 上午8：30电信楼305室、307室、603室、611室、664室（详见分组名单）信息与通信工程系（请准备一份纸质英文简历（1000word以内）自我介绍、专业、学业状况、爱好特长等)专业课笔试3月25日9:00-11:00电信楼309室专业外语笔试集中 宣讲3月26日 8:30开始电信楼309室专业综合面试3月26日 9:00开始电信楼701室（复试顺序：1.专业

3、型2.学术型）外语听力与口语面试3月26日 9:00开始电信楼706室（复试顺序：1.学术型2.专业型）计算机科学与技术系专业课笔试3月26日8:15开始F楼213室专业外语笔试专业综合面试和外语听力与口语面试分组安排笔试结束后F楼213室二、 复试时需提交的材料1、经研招办盖章的复试通知书2、准考证3、身份证；3、毕业证书和学位证书（应届本科毕业生需提供学生证）；4、大学期间的成绩单（须盖公章）5、科研成果、学术论文的复印件等；6、享受“大学生志愿服务西部计划”等政策的考生须提供相关证明材料。三、 相关补充说明1、考生应在复试期间到校医院体检，体检表于4月10日前交到各系。其他具体要求详见同

4、济大学研招网通知。2、考生应在复试前一天到校进行资格审查（未经资格审查者，不能参加复试），具体要求详见同济大学研招网通知。3、各系的笔试、面试分组名单请见复试当天各系在复试地点张贴的通知。4、我院将在复试结束后2天内在电信学院底楼大厅公告栏张榜公布不予录取的考生名单。四、 各系与报考专业的对应关系系报考专业电子科学与技术系1、 电子科学与技术；2、集成电路工程（专业学位）电气工程系1、 电机与电器；2、电力系统及其自动化；3、电力电子与电力传动；4电气工程（专业学位）控制科学与工程系1、 控制理论与控制工程；2、检测技术与自动化装置；3、系统工程；4、控制工程（专业学位）信息与通信工程系1、

5、通信与信息系统；2信号与信息处理；3、电子与通信工程（专业学位）计算机科学与技术系1、 计算机系统结构；2计算机软件与理论；3、计算机应用技术；4、模式识别与智能系统；5、计算机技术（专业学位）五、 复试咨询与投诉电话 021-电子与信息工程学院 概述2、 微型计算机的性能指标：速度，存储器容量第一章 计算机中的数制和编码1、 在计算机内部所有信息只能用“0”和“1”这两个状态表示，因此计算机内部的“数”也都是用多个0和1组成的位串来表示的。按不同的格式构成的位组合状态就形成了不同的数制。2、 字长：把8位二进制数称为字节，把16位二进制数称为字，把32位二进制数称为双字。3、 机器数：数值连

6、同符号数码“0”或“1”一起作为一个数就是机器数，而它的数值连同符号“+”或“-”称为机器数的真值。4、 原码：设机器的字长为n，则原码的定义：X= 反码：X= 反码和原码的区别：原码符号位不变，其他的位加1 补码：X= 正数的补码和原码相同，负数的补码为其反码在最低位加一 -128的补码按定义做：-128补=B 对于十进制负数：若字长为n=8，其补码为256+X，字长为n=16，补码为65536+X 对于十六进制负数：若字长n=8,其补码为100H+X，若字长为n=16，补码为10000H+X5、 补码的运算双高位法：OV=Cs+Cp,用来判是否溢出，Cs为加减运算中最高位（符号位）的进位值

7、，Cp为加减运算中最高数值位的进位值。如果OV=1，则溢出。直接观察法：当正加正为负，或反之，则溢出。6、 ASCII码09为3039，A到Z为415A，az为617A，Blank(space)为20，小数点为2E，换行LF为0A,回车CR为0D7位ASCII码的最高位为逻辑“0”，常用奇偶校验位，用来检测存储和传送过程中是否发生错误。偶校验中，每个代码的二进制的形式中应有偶数个1.7、 汉字输入编码分为：数字编码，拼音码，字形编码。汉字编码分为：汉字的输入编码，汉字内码，汉字自模码第二章 微型计算机的系统结构1、 硬件的组成及其功能：硬件由三个基本模块微处理器模块，存贮器模块，I/O模块及连

8、接这三个模块的总线构成。微处理器CPU是微型计算机运算和控制的中心，包括运算器，控制器和存储器。他可以进行运算，逻辑判断和分析，并协调计算各个部分工作。存储器主要是指微机的内存或主存储器，主要用来存放当前正在使用或经常使用的程序和数据。输入/输出(I/O)接口电路和输入输出设备：是连接外部设备并与外部进行系统交换的控制逻辑电路。总线是计算机系统中各功能部件传送信息的公共通道即一组公共信号线。根据信号的功能和作用，分为地址总线，数据总线和控制总线。2、 硬件和软件：硬件是组成微机系统的物理实体，是系统的基础和核心；而软件是依赖于硬件执行的程序或程序的集合。软件分为系统软件和应用软件。3、 术语解

9、释：RISC精简指令集，CISC复杂指令集,RAM随机存储器,ROM只读存储器,EPROM可擦除可编程的只读存储器，EEPROM电可擦除可编程的只读存储器，Flash Memory快速擦出的可读写存储器,DRAM动态RAM,Cache高速缓存,SA,EISA标准总线的一种,PCI微处理器和外部设备的高速通道，CPU中央处理单元，Memory存储器4、 指令周期：CPU执行一条指令的时间（包括取指令和执行该指令所需的全部时间）。CPU通过对系统总线对存储器或I/O进行一次读，写的操作过程称为总线周期或机器周期（Tm），显然一个指令周期由若干个机器周期构成，而一个机器周期则由若干个时钟周期TC构成

10、。Tm=K*Tc=K/fc，fc是CPU的时钟频率（主频），K为倍频。5、 存储器的分层结构：CPU（寄存器）高速缓存（Cache）主存储器（内存）辅助存储器（外存） 存储容量，价格，高到低，存取速度，低到高6、 存储器分层原因：设计计算机存储系统是需要在容量、速度、价格之间折中平衡。7、 存储容量和存取时间是存储器最重要的性能指标。存储容量以kb，mb为单位，反应存储空间的大小。存取时间反映了存储器的工作速度，它是从CPU给出有效的存储器地址启动一次存储读/写操作到该操作所经历的时间。存取周期：连续两次独立的读/写操作所必须的最小时间间隔。8、 I/O接口的功能:数据缓冲功能，实现数据传输控

11、制，接受主机命令，提供设备状态，并按照主机的命令控制设备，数据格式转换功能。I/O采用两种编址方式：存储器统一编址即存储器映像法，I/O独立编址法。CPU和I/O接口间的数据传送方式：程序控制法，中断方式和直接存储器存取即DMA方式，共享RAM方式。9、 DAM控制器的工作方式：CPU暂停方式，总线周期的窃取方式，直接访问存储器工作方式，（按总线占用方式）。按照数据传送方式分，单字节传送方式，数据块传送方式，请求传送方式。DAM控制器包括多个寄存器：MDR，ADR，WC，CSC，DBRDAM操作过程：预处理，数据传送，结束或后处理阶段10、 系统总线：连接微型计算机各主要功能部件实现信息传输的

12、总线数据总线：提供系统功能模块间的传输数据的通路。地址总线：指明数据总线上的数据的来源和流。控制总线：控制地址线和控制线的使用和访问。典型控制信号：存储器读信号memory read，将寻址的单元数据放到总线上。存储器写信号memory write，将总线的数据写入寻址的单元。I/O读信号I/O Read，使寻址的I/O端口的数据放到总线上。I/O写信号I/OWrite，使总线上的数据写入寻址的I/O端口。11、 总线的操作：获取总线控制权，发出操作命令和相关地址，数据传送和释放总线。12、 比较存储映像法I/O编址方法和I/O独立编址法的优缺点：存储器映像法是把存储器空间划出一部分给I/O设

13、备，CPU访问外部设备就像访问存储单元一样，每一个端口占用一个存储单元地址。特点：I/O的端口占用的内存区域与普通的内存区在地址编码区分开。由于采用访问内存指令访问I/O端口，在系统设计时，可以不设专门的I/O指令；并且访问内存的指令功能比较强，可以直接对端口进行算术逻辑运算。优点：使I/O端口有较大的地址空间。缺点：占用了一定的存储空间，使系统可用空间减小。访问内存指令执行的时间长了一点，对数据交换速度有些影响。I/O独立编址法是把I/O地址空间和存储器的地址空间完全分开，分别编址，相互独立。特点：系统有专门的输入输出指令用于I/O操作，要用专门的信号线指示地址总线上的地址是存储器地址还是I

14、/O地址，或者把读/写信号分成存储器读/写信号和I/O读写信号来区分对I/O端口的操作。优点：内存空间不受影响，控制逻辑清晰。缺点：I/O指令的功能相对简单，使I/O操作受到限制。第三章 8086/8088CPU及其体系2、 8086/8088CPU的内部结构按功能可分为两大部分总线接口单元BIU和执行单元EUBIU功能：负责取指令和存取操作数及结果；与存储器和I/O系统进行数据交换。EU功能：负责指令译码和执行指令。相互关系：EU和BIU的操作既相互配合又相互独立，是一种异步工作方式，也称并行流水线法。1）BIU从内存中取出指令，并送到指令列表，EU直接从BIU中取指令而不与内存联系。2）当

15、执行转移指令，调用指令和返回指令时，EU要等待BIU清除指令列表从新按照转移目的地址取指令供EU执行。BIU包括4个16位段地址寄存器，即代码寄存器CS（存放当前所在段段基址），数据段寄存器DS（存放当前程序所用数据段的段基址值，字符串处理时作为源字符串所在段的段基址值）,附加数据段寄存器ES（存放辅助数据所在段的段基址值，字符处理时作为源字符串所在段的段基址），堆栈段寄存器SS（存放当前程序所用堆栈段的段基址），1个指令指针寄存器，1个与EU通信的内部寄存器，先入先出FIFO的指令队列，总线控制逻辑和物理地址计算器（加法器）。16位指令存储器IP：存放下一条要执行的有效地址EA（即偏移地址）

16、20位物理加法器：加法器的作用是将16位逻辑地址变换成读/写存储器所需的20位的物理地址，即完成地址加法操作。EU包括8个通用寄存器，1个标志寄存器FR，算术逻辑单元ALU及EU的控制电路。8个通用寄存器按功能分：4个通用数据寄存器，即AX，BX，CX，DX，其中AX又称累加器。4个专用寄存器，即段基址指示器BP，堆栈指示器SP，源变址寄存器SI，目的编址寄存器DI。3、 8086/8088CPU的寄存器：六、 通用寄存器组：通用寄存器包括AX，BX，CX，DX四个16位寄存器，主要用来保存算术、逻辑运算的操作数，中间结果和地址。七、 指示器和变址寄存器组：包括SP,BP,SI,DI四个16位

17、寄存器。它们主要用来存放或指示操作数的偏移地址。SP为堆栈指示器，存放当前堆栈段中栈顶的偏移地址。BP为堆栈操作时的基址寄存器。SI，DI称为变址寄存器。他们常与DS连用，为程序访问当前数据段提供操作数的段内偏移地址。除了SP不能做通用寄存器，其他皆可。八、 段存储器组：4个16位段存储器，分别为代码段寄存器CS，数据段寄存器DS，堆栈段寄存器SS，附加数据段寄存器ES。九、 指令指示器IP：作用是用来存放将要执行的下一条指令在现行代码段中的被偏移地址。十、 标志寄存器FR：用来存放指令结果特征。8086/8088CPU设置了一个16位标志寄存器，位于EU，实际只用9位，9位标志分为两类：状态

18、标志，用来表示运算结果特征，他将影响后面操作。状态标志有6个，分别为CF,PF,AF,ZF，SF,OF控制标志：它是人为设置的，分别为IF，DF，TFCF进位标志，最高为产生进位或借位，CF=1.PF奇偶校验标志，低8位含“1”偶数个，PF=1.AF辅助进位标志，D3向D4位有进位或借位，AF=1ZF零标志，结果为0，ZF=1SF符号标志，最高位为1，SF=1OF溢出标志，产生溢出，OF=1IF中断允许标志，IF=1，允许中断DF方向标志，用来控制串操作指令中地址指针的变化方向，DF=1，自动增量，DF=0，自动减量TF单步标志，TF=1，单步方式，TF=0，CPU连续工作方式4、 8086/

19、8088CPU的总线周期（机器周期）由4个时钟周期（Tc1Tc4）组成。T1：CPU向地址总线发送读写存储器或I/O端口的地址T2：CPU从总线上撤销地址，根据不同的总线周期执行不同的操作。T3：CPU在总线的高4位（A19/S6A16/S3）继续输出总线周期状态信号S6S3.在总线的低16位（AD15AD0）地址/数据线上继续续写数据（写周期），或者从存储器或I/O端口读入数据（读周期）。T4：总线周期结束，命令被禁止，选中的设备在逻辑上和总线相脱离。Tw：等待状态，在T3前通知，然后在T3和T4之间插入等待状态Tw。5、 8086/8088CPU的存储器组织： 存储器的分段和偏移：逻辑地址

20、的起始地址（基地址）必须能被16整除，即低四位地址为0，因此在段寄存器的地址是高16位地址。 物理地址的形成：用段基址加段内偏移地址组成的地址为逻辑地址。 存贮单元的实际地址（绝对地址）称为物理地址。 物理地址=段基址*16+偏移地址 存储器的分体结构：在8086系统，将1mb的存储空间从物理上分为奇地址存储体和偶地址存储体，每个容量512k，奇地址存储体的数据线连接高8位。低字节数据为字数据地址，字数据偶地址规则字。读规则字一个总线周期，读非规则字两个总线周期。6、 8086/8088CPU中的堆栈：堆栈是存储区里一个特殊的数据区，堆栈的功能是用来存放需要暂时存放的数据。8086/8088C

21、PU中的堆栈是1mb存储器的一个小段，成为堆栈段。存储单元地址：（SS）*16+SP 堆栈存数据称为压入，取数据称为弹出。压入数据时，先修改SP的值，即将（SP）-2送SP，然后再与SS形成存储器的物理地址，将数据存入。“弹出”时，先从当前SS和SP形成的物理地址取出数据，然后修改SP，即将SP+2送SP。 堆栈的字必须按规则存放，操作按“后进先出”进行。7、 8086/8088CPU的时序和操作：CPU为了完成自身功能，需要执行各种操作，所有这些操作都是在时钟脉冲作用下，一步一步按时序进行。系统的复位操作：激活CPU，使之进入正常的工作状态。RESET：复位后，CPU启动并按照初始化条件开始

22、运行执行程序，根据CS和IP的初始值，CPU复位后是从内存的FFFF0H单元开始执行指令。因此，一般在FFFF0H单元处存放一条无条件转移指令，从而转移到系统程序BIOS的入口。这样CPU启动后便自动进入系统程序。第四章 8086/8088CPU的寻址方式和指令系统2、 指令：计算机执行某种操作的命令。指令系统是指微处理器能执行的各种指令的集合。指令格式：操作助记符 目的操作数，源操作数，操作助记符，它以符号形式给出给出该指令该进行什么操作。操作数：给出参与对象是什么。3、 操作数的种类：源操作数，目的操作数4、 8086/8088CPU的寻址方式：寄存器寻址方式，MOV AX,BX立即寻址方

23、式，MOV AX,1234H直接寻址方式，MOV AX,3400H.将偏移地址为3400H的数据送入AX。寄存器间接寻址方式，MOV BX,3400H MOV AX,BX+5寄存器相对寻址方式，MOV SI,3400H MOV BX,1200H MOV AX,BI+SI相对基址加变址寻址方式，MOV SI,3400H MOV BX,1200H MOV AX,BX+SI+5基址加变址寻址方式,MOV BX,3400H MOV AX,BX+5第七章 8086/8088CPU的微机系统1、 PC/XT微机有基本部件和辅助部件构成。基本部件由系统部件和扩展部件组成。系统部件是微机的核心部件，它主要由微

24、处理器加上一些外围支持电路组成，他们确定了微机的基本性能。2、 PC/XT存储空间分配：地址从00000H9FFFFH的640kbRAM，只有256k安装在系统板上，其余的384k则在I/O扩展通道。这是用户存储器的主要工作区域，也是系统程序可用空间。地址为A0000HBFFFFH的128k空间是系统保留作为I/O缓存的空间，其中B0000HB0FFFH的4k是单色显示适配器显示的缓冲区，B8000HBBFFFH的16k则是CGA适配器的显示适配区。最大地址的256KB存储空间是系统ROM。其中192K的空间存放ROM，高分辨率显示器的控制ROM放在C0000HC7FFFH,C8000HCBF

25、FFH的16k空间存放的是固定磁盘驱动器控制ROM。其余空间用户可以存放需要固化的程序。这192k的ROM都在I/O扩展通道内。F0000HFFFFFH的64k是基本系统ROM区，在PC/XT机中一般都在系统版上安装了40K的基本ROM，其中8K是系统的基本输入输出系统BIOS，32K是ROM BASIC。3、PC/XT的中断系统功能：1）实现中断响应，中断处理，中断返回和中断屏蔽。2）能实现中断优先级排队即中断管理。3）能实现中断嵌套。中断过程：中断请求，中断响应，中断服务和中断返回。中断条件:1）中断源的请求信号在得到相应前必须有效。2）中断系统式开放的。3）该中断源未被屏蔽。中断过程周期

26、：响应周期，服务周期，返回周期。中断优先级：1）软件查询法2）向量中断法：菊花链法和优先权编码法向量中断：就是在CPU响应中断后，由各中断源提供各自的地址信息，由该地址信息对程序进行导向，使程序引导到中断服务程序中，该地址信息为中断向量。4、 8088的中断类型：内部中断，非屏蔽中断NMI及可屏蔽中断INTR。PC/XT机可以处理256种不同的中断。5、中断向量表：每一个中断型号于一个终端服务程序相对应，每个中断服务程序都有自己的入口地址机中断向量。把系统中的所有的中断向量集中起来放到存储器的某一区域，这个存放中断向量的存储区就叫中断向量表。8086/8088系统中存储器最低端地址从0000H

27、03FFH共1KB单元作为中断向量存储区，机中断向量表。入口4字节单元，2高字节放段基址CS，低字节放偏移地址。第八章 串行通信和接口1、 串行数据传送的模式：1）单工模式2）半双工模式3）全双工模式2、串行通信方式：1）同步通信方式：指双方使用同一个时钟信号控制数据的发送和接受。速度快，效率高，但对同步信号要求高，设备复杂，距离受限。2）异步通信方式：通信双方用各自的时钟控制接受和发送。数据传输速率和数据格式必须相同。效率低，可靠性高。3、 数据传送速率：每秒传送的位数bit，即bps来衡量。传输速率也称波特率(Bd),1bps=1Bd，接收/发送时钟=n*波特率（n为正整数，一般为16，3

28、2，64）4、 串行通信的检错：1）奇偶校验，在每个数据后面放上一个奇偶校验位，可以是0或1，保证整个数据流中的1的个数为奇数或偶数。1个数为奇数，就是奇校验。特点：简单，但检错能力弱2）CRC校验，利用编码原理，对传送的二进制代码序列按某种规则产生特定的校验码，放在数据的二进制代码序列之后，形成新的二进制代码发出去。接收端按同样方法处理，若相符则正确。特点：校验精度高，可对整个数据块进行校验，非常方便。5、UART：异步串行通信接口实现数据的并行串行转换，串行数据的格式化，错误校验和发送/接收控制等，采用UART即通用异步接收器/发送器完成。6、 UART的硬件结构：串行输入口，串行输出口。

29、输入数据时，从移位寄存器进入数据缓冲器；输出数据时，从缓冲器进入移位缓冲器，然后移出。7、UART功能：1）数据发送2）数据转换3）差错检测功能4）可编程的波特率设置8、 异步串行通信的接口标准：RS-232C接口标准：采用全双工方式，电气性能为RS-232C标准中的信号电平是按负逻辑定义的。逻辑1（MARK，断开）的电平标准为-3V-25V；逻辑0（SPACE接通）的电平标准为+3V+25V。数据终端设备DTE是产生二进制信号的数据源，也是接收数据的目的地。数据通信设备DCE是一个使传输信号符合线路要求，或满足DTE要求的信号匹配器。RS-485接口标准：是一种差分平衡电气接口，采用平衡驱动和差分接收，接收器输入电压范围为-7V+12V，灵敏度为+-200MV，传输最大速率12m，10mbps，120m，1mbps。专心-专注-专业