计算机组成原理课程教学大纲-Piazza(共4页).doc

《计算机组成原理课程教学大纲-Piazza(共4页).doc》由会员分享，可在线阅读，更多相关《计算机组成原理课程教学大纲-Piazza(共4页).doc（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上计算机组成原理课程教学大纲课程代码：课程负责人：课程中文名称：计算机组成原理课程英文名称：Computer Organization课程类别：必修课程学分数：4课程学时数：72授课对象：计算机科学与技术、信息安全及相关专业本科生本课程的前导课程：高级程序设计、数字逻辑等本课程的后续课程：微机系统与接口技术、计算机体系结构、操作系统等一、教学目的本课程是计算机科学与技术、信息安全专业的专业基础必修课。本课程的学习将使学生理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念；理解计算机系统层次化结构概念，熟悉硬件与软件之间

2、的界面，掌握以MIPS为代表的RISC指令集体系结构的基本知识；能够对有关计算机硬件系统中的理论和实际问题进行计算与分析；能根据指令语义进行单周期/多周期/流水线数据通路及其控制器的简单设计；能对MIPS汇编程序设计语言的相关问题进行分析。二、课程内容（一）计算机系统概述1 计算机的层次结构(1) 计算机系统的基本组成(2) 计算机硬件的基本组成(3) 计算机软件和硬件的关系(4) 计算机的工作过程2 计算机性能指标吞吐量、响应时间、带宽、延迟；CPU时钟周期、主频、CPI、CPU执行时间；MIPS、MFLOPS、GFLOPS、TFLOPS、PFLOPS。（二）MIPS指令系统及汇编语言1 指

3、令基本格式2 指令基本功能算数运算指令、逻辑运算指令、存储指令、分支指令、无条件转移指令3 指令地址及操作数寻址(1) 指令寻址：下一条指令地址计算(2) 数据寻址：寄存器寻址、数据寻址（字节寻址、半字寻址、字寻址）4 MIPS汇编语言(1) 寄存器使用约定(2) 函数/过程调用5 ARM指令集简介6 x86指令集简介（三）数据的表示和运算1 数制与编码(1) 进位计数制及其相互转换(2) 真值和机器数(3) 字符与字符串2 定点数的表示和运算(1) 定点数的表示无符号数的表示；有符号整数的表示。(2) 定点数的运算定点数的移位运算；原码定点数的加减运算；补码定点数的加/减运算；溢出概念和判别

4、方法；乘法运算；除法运算3 浮点数的表示和运算(1) IEEE 754标准表示浮点数；(2) 浮点加减法运算；浮点乘法；浮点除法（四）中央处理器1 CPU的功能和基本结构2 指令执行过程3 单周期/多周期数据通路的功能和基本结构4 硬布线控制器的功能和工作原理(1) 单周期处理器控制器(2) 多周期处理器控制器5 微程序控制器的简介6 中断和异常7 指令流水线(1) 指令流水线的基本概念(2) 流水线冒险及处理策略(3) 指令流水线的基本实现（五）存储器层次结构1 局部性原理2 存储器技术(1) DRAM(2) SRAM(3) 快闪式存储器(4) 硬盘3 高速缓冲存储器（Cache）(1) C

5、ache的基本工作原理(2) Cach和主存之间的映射方式(3) Cache中主存块的替换算法(4) Cache写策略(5) 多层Cache性能计算4 可信度、可靠性和可用性(1) 海明码(2) 磁盘阵列5 虚拟存储器(1) 虚拟存储器的基本概念(2) 页式虚拟存储器(3) TLB(快表)三、学时分配课程内容与学时分配表课堂教学内容学时分配1、计算机系统概述42、MIPS指令系统及汇编语言123、数据的表示和运算124、中央处理器245、存储器层次结构20总计72四、教材与参考书1 教材(1) 计算机组成与设计：硬件、软件接口（原书第4版），（美）帕特森，（美）亨尼斯著，康继昌，樊晓桠，安建峰

6、等译，机械工业出版社，2012.1，ISBN：58(2) 计算机组成与设计：硬件、软件接口（原书第3版），（美）帕特森，（美）亨尼斯著，郑伟民等译，机械工业出版社，2007.4，ISBN 978-7-111-20214-1(3) 计算机组成与设计：硬件/软件接口（英文版第5版）（亚洲版），（美）帕特森，（美）亨尼斯著，机械工业出版社，2014.2，ISBN：612 参考用书(1) 计算机组成与系统结构，清华大学出版社，袁春风，2010年4月。五、考核方式笔试、作业、实验。（1）课内考核环节考核环节名称考核环节内容考核知识单元预计安排时间考核形式备注第一次课内考核已授课知识单元所覆盖的主要知识点

7、，尤其是重点难点。计算机系统概述，MIPS汇编语言，数据的表示和运算第8周开卷笔试第二次课内考核已授课知识单元所覆盖的主要知识点，尤其是重点难点。中央处理器第14周开卷笔试（2）课内综合实践环节综合实践环节名称综合实践环节内容考核能力单元预计安排时间实践形式备注双端口通用寄存器组的设计使用verilog设计双端口通用基础器组CPU数据通路第9周面试单周期CPU设计使用verilog设计CPU，支持20条指令，要求画出电路图。CPU结构第11周面试Cache Lab矩阵相乘优化。存储器层次第16周面试（3）期末考试笔试，闭卷（4）课程成绩评定方法作业占15%实验占15%课内考核占10%期末考试占60%专心-专注-专业