集成电路版图设计报告(共18页).doc

《集成电路版图设计报告(共18页).doc》由会员分享，可在线阅读，更多相关《集成电路版图设计报告(共18页).doc（18页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上重庆大学本科学生专业版图课程设计任务书课程设计题目DC-DC升压变换器芯片的过压保护电路版图设计学院光电工程学院专业电子科学与技术3班年级2009已知参数和设计要求：已知用于DC-DC升压变换器芯片的过压保护电路的电路结构及其参数如图1、2、3所示。图 过压保护电路设计要求：（1）根据设计的电路，利用L-Edit软件进行版图设计，要求版图满足电连接及设计规范，并从版图中提取T-Spice文件；（2）根据从版图中提取的参数，用T-Spice软件进行仿真； （3）撰写设计报告、答辩。学生应完成的工作:（1）根据设计的电路，利用L-Edit软件进行版图设计，要求版图满足电连

2、接及设计规范，并从版图中提取T-Spice文件；（2）根据从版图中提取的参数，用T-Spice软件进行仿真； （3）撰写设计报告、答辩。目前资料收集情况（含指定参考资料）：课程设计的工作计划：（1）2012.6.252011.6.28（第19周）：熟悉L-Edit和T-Spice软件；对设计的电路进行版图设计，并从版图中提取T-Spice文件；并根据从版图中提取的参数，用T-Spice软件进行仿真。将仿真结果与前仿真结果进行比较，如不满足设计指标要求，则修改版图，再提取参数、仿真比对，直到满足需要为止。(2）2012.6.29.2011.7.1（第19周）：撰写设计报告，答辩；提交符合规范的设

3、计报告。任务下达日期 2012 年 6 月 25日完成日期 2012 年 6 月 30 日指导教师 （签名）学 生 熊翼通 （签名）说明：1、学院、专业、年级均填全称，如：光电工程学院、测控技术、2003。2、本表除签名外均可采用计算机打印。本表不够，可另附页，但应在页脚添加页码。摘要 近些年来，集成电路技术发展迅猛，促使半导体技术不断地发展，半导体技术正在进入将整个系统整合在单一晶片上的时代。故对VLSI的版图设计的要求也越来越高。Tanner软件可提供完整的集成电路设计环境，帮助初学者进入VLSI设计领域。本设计采用Tanner Tools Pro 工具，对DC-DC升压变换器芯片的过压保

4、护电路进行版图设计与仿真，在报告中给出版图与仿真结果。关键词： 集成电路 半导体 Tanner Abstract In recent years, the integrated circuit technology develops rapidly, which promote the semiconductor technology develop. Semiconductor technology are entering a new era that the whole system integrated in a single chip. Therefore, the requirem

5、ent of VLSI layout design is higher. Tanner software can provide a complete integrated circuit design environment, which helps beginners step into the VLSI design field. This design uses Tanner Tools Pro design and simulate the over-voltage circuit of DC-DC boost converter chip. The layout and simul

6、ation results will be given in the report. Key word: integrated circuit semiconductor Tanner 目录1 设计背景及意义1.1 概要1.1.1 集成电路集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。1.1

7、.2 Tanner Tools ProTanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，性能不亚于工作站上的cadence，而且它易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲

8、美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2 国内外现状 集成电路自诞生以来，一直遵循着摩尔定律的发展。目前集成电路技术已经进入纳米时代，世界

9、上多条90nm12英寸的生产线已进入规模化生产；65nm的生产技术已经基本成型，采用65nm技术的产品已经出产。集成电路设计技术中，EDA工具已成为必备基础手段，一系列设计方法学的研究成果在其中得以体现并在产品设计过程中发挥作用，IP核复用技术已被广泛应用，相关产业即将成熟，系统级芯片(SOC)的设计思想在实际应用中得到广泛应用，并处于逐渐丰富和完善之中。 在我国，近年来集成电路设计业得到了长足发展，大唐微电子、杭州士兰、珠海炬力、华大等专业设计公司已经崭露头角，年销售额已经达到几亿元人民币。其设计能力达到0.25-0.18m，高端设计达到0.13m。我国集成电路设计已从逆向设计过渡到正向设计

10、，全定制的设计方法也在某些电路设计中得到体现。但值得指出的是，我国集成电路设计公司基本上都是依赖国际先进的设计工具。在EDA工具方面，华大集成电路设计中心足我国大陆唯一研发EDA工具的科研机构。该设计中心已经成功开发出全套EDA工具软件包熊猫九天系列(Zeni系列)。虽然我国在EDA工具研发方面取得了一定的成绩，但产品仍未达到普及的水平，还不能与世界顶尖厂家在高层次、高水平上竞争。在IP核方面，我国IP核技术的发展相对落后，研发总量不大，未能形成规模市场，而且还存在着接口标准不统一、复用机制不健全以及知识产权保护力度不够等问题，加之国际大型IP公司纷纷以各种合作的方式向国内企业以低价甚至免费方

11、式授权使用其IP核产品，对我国IP核产品的市场化形成非常大的阻力。2 电路分析2.1 DC-DC升压变换器 DC-DC升压变换器是一种电源管理电路，是指提供给用电设备电力供应的电源部分的电路设计。电源电路一般可分为开关电源电路，稳压电源电路，稳流电源电路，功率电源电路，逆变电源电路，DC-DC电源电路，保护电源电路等。2.2 过压保护电路本次进行版图设计的电路为DC-DC升压变换器芯片的过压保护电路，其电路图为它主要由滞回电压比较器和反相器构成，其中滞回电压比较器采用CMOS差分放大器，反相器为CMOS反相器。 过压保护电路的输入信号为驱动电路的输出信号，当输出信号高于10V时，过压保护电路开

12、始保护工作，OUT引脚输出高电平。直到输出信号降低至8.6V以下，OT叫输出低电平，保护电路停止保护工作。该电路的输出曲线具有1.4V的电压迟滞。3 版图绘制本设计将所有pmos管都绘制在上方的n阱中，而nmos都绘制在下方的p衬底上。在VDD周围进行n扩散，在加入有源区，这样便使整个n阱内为高电平。作相应的处理使p衬底与GND接触为低电平。这样便不需要再对每个器件的衬底进行连接，节省芯片面积，同时保证n阱与p衬底的PN结反偏。 3.1 单个器件绘制3.1.1 M1与M2管 M1与M2管均为nmos管，宽长比均为30/2，且两管共源极故将两管绘制为共源接法。 3.1.2 M3与M4管 M3与M

13、4管均为pmos管，宽长比均为20/5，且两管的源极都接Vdd，故将两管绘制为共源接法。 3.1.3 M5管 M5管为nmos管，宽长比为5/30。 3.1.4 M6管 M6管为pmos管，宽长比为6/10。 3.1.5 M7管 M7管为nmos管，宽长比为10/8. 3.1.6 M8-M13管 M8、M10和M9、M11和M12、M13分别为三对反相器，且它们的宽长比均为5/2。 3.1.7 M14管 M14管为pmos管，宽长比为5/2。 3.1.8 M15管 M15管为pmos管，宽长比为23/6。 3.1.9 M16管 M16管为nmos管，宽长比为19/9。 3.1.10 电阻 常用

14、的电阻有多晶硅电阻，多晶硅2电阻、N型扩散区电阻、P型扩散区电阻、P型衬底电阻和N阱电阻。其中多晶硅2电阻、P型扩散区电阻以及P型衬底电阻的绘制方法分别与多晶硅电阻、N型扩散区电阻以及N阱电阻的绘制方法类似。本设计采用多晶硅电阻，取多晶硅电阻的方块电阻=1kOhm。故可由多晶硅电阻计算公式： 可算得各电阻的宽长比。 （1）对于R1，由于R1=5kOhm,取 （2）对于R2，由于R2=6.31kOhm，取（3）对于R3，由于R3=0.99kOhm，取 3.1.11 压焊块（pad） 对于VDD，GND,VREF,VIN,VOUT均绘制出相应的pad 3.2 总图 3.2.1 器件总图 3.2.1

15、 整体图4 仿真4.1 前仿真 用ORCAD对原理图进行仿真，波形如图4.2 后仿真 用L-EDIT进行版图绘制完毕后，提取网表文件，用T-SPICE进行后仿真，具体操作为：（1） 在T-SPICE中打开提取的网表文件（2） 添加ml2_125.md库（3） 按要求添加电压源Vdd和Vref和Vin ，生成语句为Vdd Vdd GND 5Vref Vref GND 1.25VinVinGND4（4） 对输入电压进行DC扫描，从0到15V，生成语句为 .dclinsourceVin0150.1（5） 显示DC扫描结果，输出Vout的波形，生成语句为 .printV(VOUT)（6） 重新生成一个

16、网表，再对输入电压从15V到0进行扫描，并显示Vout波形，语句为： .dclinsourceVin1500.1 .printV(VOUT)(7) 在W-Edit Waveform Viewer 中的Traces选项中将两个网表文件添加到chart中，这样便可以在一个表中显示两个波形图。 最终网表文件参见附录1，得到的仿真结果文档参见附录2。 输出波形如下（1） 正向（0到15V） （2） 负向（15V到0）（3） 将两个波形图叠加到一起，如图 由上图看出该电路版图的输出波形为一条滞回曲线，则可知，得到波形与前仿真一致，说明版图绘制正确。5 心得体会通过本次课程设计，我初步跨入了集成电路版图设

17、计的大门，掌握了集成电路版图设计软件Tanner Tools Pro 工具的基本操作，并学会了如何进行后仿真。这次课程设计是对本学期学习的集成电路版图设计课程的一次和好的实践与巩固，使我拥有了一次独立设计简单集成电路的宝贵经验。在这次课程设计器件，我遇到了很多问题，如对节省芯片面积的考虑不够，对提取网表文件并仿真的操作不熟悉等等，但这些问题都在老师和助教的帮助、和同学的讨论还有自己的不断探索与修改下得到解决。也正是有了这些问题，让我觉得这次课程设计我收获很大，学到了不少东西。参考文献廖裕评.Tanner Pro 集成电路设计与布局实战指导. 科学出版社.2011PaulR.Gray.张晓林.模

18、拟集成电路的分析与设计.高等教育出版社.2005附录附录1 网表文件* Circuit Extracted by Tanner Researchs L-Edit Version 13.00 / Extract Version 13.00 ;* TDB File: C:UsersAdministratorDesktopdes.tdb* Cell: Cell0Version 1.13* Extract Definition File: .DocumentsTanner EDATanner Tools v13.0L-Edit and LVSSPRLightsLayoutlights.ext* Ext

19、ract Date and Time: 07/01/2012 - 00:33* Warning: Layers with Unassigned FRINGE Capacitance.* * * NODE NAME ALIASES* 2 = Vdd (-54 , 133.5)* 5 = Vout (136 , -3.5)* 8 = GND (136.5 , -172)* 13 = Vin (-294.5 , 62.5)* 14 = Vref (-241 , -163).include D:素材design1ml2_125.mdC1 Vdd GND C=260.1f $ (-54 133.5 48

20、 235.5)M1 1 9 Vdd Vdd PMOS L=2u W=5u AD=30p PD=22u AS=27.5p PS=21u $ (8.5 64 10.5 69)M2 Vout 6 Vdd Vdd PMOS L=2u W=5u AD=30p PD=22u AS=27.5p PS=21u $ (40.5 84.5 42.5 89.5)M3 Vdd 1 6 Vdd PMOS L=2u W=5u AD=30p PD=22u AS=27.5p PS=21u $ (29.5 63.5 31.5 68.5)M4 7 7 Vdd Vdd PMOS L=6u W=23u AD=149.5p PD=59

21、u AS=172.5p PS=61u $ (-84.5 74.5 -78.5 97.5)M5 10 1 3 Vdd PMOS L=2u W=5u AD=30p PD=22u AS=30p PS=22u $ (-89.5 60.5 -87.5 65.5)M6 Vdd 12 9 Vdd PMOS L=10u W=6u AD=51p PD=29u AS=45p PS=27u $ (-8 87.5 2 93.5)M7 12 10 Vdd Vdd PMOS L=5u W=20u AD=170p PD=57u AS=80p PS=28u $ (-37 75.5 -32 95.5)M8 Vdd 10 10

22、Vdd PMOS L=5u W=20u AD=80p PD=28u AS=140p PS=54u $ (-50 75.5 -45 95.5)R1 3 Vdd R=5k $ (-104 66.5 -100 86.5)C2 Vin GND C=260.1f $ (-294.5 62.5 -192.5 164.5)C3 Vout GND C=260.1f $ (136 -3.5 238 98.5)M9 Vout 6 GND GND NMOS L=2u W=5u AD=27.5p PD=21u AS=27.5p PS=21u $ (32 -4.5 34 0.5)M10 6 1 GND GND NMOS

23、 L=2u W=5u AD=27.5p PD=21u AS=27.5p PS=21u $ (29.5 17.5 31.5 22.5)M11 GND 9 1 GND NMOS L=2u W=5u AD=27.5p PD=21u AS=27.5p PS=21u $ (-17 20 -15 25)M12 12 Vref 11 GND NMOS L=2u W=30u AD=180p PD=72u AS=97.5p PS=36.5u $ (-68.5 4 -66.5 34)M13 11 4 10 GND NMOS L=2u W=30u AD=97.5p PD=36.5u AS=180p PS=72u $

24、 (-77 4 -75 34)M14 GND 7 9 GND NMOS L=8u W=10u AD=60p PD=32u AS=60p PS=32u $ (-16 -1.5 -8 8.5)M15 GND 7 11 GND NMOS L=30u W=5.5u AD=38.5p PD=25u AS=35.75p PS=24u $ (-30 -28 0 -22.5)M16 GND 7 7 GND NMOS L=9u W=19u AD=152p PD=54u AS=142.5p PS=53u $ (-61 -37 -52 -18)R2 Vin 4 R=6.3k $ (-106.5 -7 -85.5 4

25、4)R3 GND 4 R=1k $ (-95 -32 -85.5 -22.5)C4 GND GND C=260.1f $ (136.5 -172 238.5 -70)C5 Vref GND C=260.1f $ (-241 -163 -139 -61)Vdd Vdd GND 5Vref Vref GND 1.25Vin Vin GND 4.dc lin source Vin 0 15 0.1 *负向.dc lin source Vin 15 0 0.1 *正向.print V(Vout)* Total Nodes: 14* Total Elements: 24* Total Number of

26、 Shorted Elements not written to the SPICE file: 0* Output Generation Elapsed Time: 0.000 sec* Total Extract Elapsed Time: 1.482 sec.END附录2 仿真结果文件T-Spice - Tanner SPICET-Spice - Tanner SPICEVersion 13.14Network licenseProduct Release ID: T-Spice Win32 13.14.05:34:28Copyright ?1993-2008 Tanner EDAOpe

27、ning output file C:UsersAdministratorDesktop新建文件夹Cell16.outParsing C:UsersAdministratorDesktop新建文件夹Cell16.spcIncluding D:素材design1ml2_125.mdLoaded MOSLevel2 model library, SPICE Level 2 MOSFET revision 1.0Warning : Terminal nodes of C4 are equal, and the device will be ignored.General options: threa

28、ds = 2 Device and node counts: MOSFETs - 16 MOSFET geometries - 12 BJTs - 0 JFETs - 0 MESFETs - 0 Diodes - 0 Capacitors - 5 Resistors - 3 Inductors - 0 Mutual inductors - 0 Transmission lines - 0 Coupled transmission lines - 0 Voltage sources - 3 Current sources - 0 VCVS - 0 VCCS - 0 CCVS - 0 CCCS -

29、 0 V-control switch - 0 I-control switch - 0 Macro devices - 0 External C model instances - 0 HDL devices - 0 Subcircuits - 0 Subcircuit instances - 0 Independent nodes - 10 Boundary nodes - 4 Total nodes - 14 * 1 WARNING MESSAGE GENERATED DURING SETUPParsing 0.04 secondsDC Analysis 0.23 secondsOverhead 0.52 seconds-Total 0.79 secondsSimulation completedwith 1 Warning专心-专注-专业