数电-模电-单片机等面试题目(共14页).doc

《数电-模电-单片机等面试题目(共14页).doc》由会员分享，可在线阅读，更多相关《数电-模电-单片机等面试题目(共14页).doc（14页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上模电数电题- Z9 i8 h, p) _& ) G2 m模拟电路面试题集锦2007& 2 t8 d) A1 I; 0 n1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律2 r) u8 w& w! r* l: T4 i5 F电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。2、描述反馈电路的概念，列举他们的应用。* z- J# y2 n5 N; s, b3 T! v反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。- v|% ;

2、H1 U1 z反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。! N# : d% b, o负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。电压负反馈的特点：电路的输出电压趋向于维持恒定。. i6 o7 T/ T+ ( |4 h Q- w7 i电流负反馈的特点：电路的输出电流趋向于维持恒定。0 S Y) o* H& T9 d: W3、有源滤波器和无源滤波器的区别无源滤波器：这种电路主要有无源元件R、L和C组成 q$ r i/ M+ _* , e: 有源滤波器：集成运放和R、C组成，具

3、有不用电感、体积小、重量轻等优点。% ) l$ F0 y5 m& d集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。数字电路1、同步电路和异步电路的区别是什么？同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。/ D+ D1 t+ Y2 K# E h异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。:2、什么

4、是线与逻辑，要实现它，在硬件特性上有什么具体要求？4 d7 y6 a7 y3 m; 将两个门电路的输出端并联以实现与逻辑的功能成为线与。在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。由于不用OC门可能使灌电流过大，而烧坏逻辑门。8 p/ M3 C2 Pe4 j N0 & Z) O3、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA2003.11.06上海笔试试题）Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有

5、效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。3 a% z% U& E

6、* 0 n9 Q4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。) R0 g: n$ S- wM: w解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。5、名词：SRAM、SSRAM、SDRAMSRAM：静态RAM3 h3 V9 ?& a+ Z SDRAM：动态RAM( J9 n& ?- ?1 G# M+ _% Q! sSSRAM：Synchronous Static Random Access Memory同步静态随机访问存储

7、器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。/ + d# W- # U( E( f4 SDRAM：Synchronous DRAM同步动态随机存储器: m% U& N! f0 G6 K6、FPGA和ASIC的概念，他们的区别。（未知） : 2 v% x8 jI M7 v0 |+ C答案：FPGA是可编程ASIC。4 G) x% d* _6 t( ? y* EASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造

8、的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。7、什么叫做OTP片、掩膜片，两者的区别何在？OTP means one time program，一次性编程: a8 J( C4 ?; P6 u- WMTP means multi time program，多次性编程. W$ B; C( ) b; P6 _9 vOTP（One Time Program）是MCU的一种存储

9、器类型) MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；; u6 5 b( T7 FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途； OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。 |4 y$ w, a8 C6 H- g6 u% G6 & _8、单片机上电后没有运转，首先要检查什么？-

10、L; U: u* G2 Z5 9 R首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定要

11、将EA引脚拉高，否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。4 M/ C5 G+ 0 x7 R4 f: s. 7 a1、基尔霍夫定理的内容是什么？（仕兰微电子）2、平板电容公式(C=S/4kd)。（未知）3、最基本的如三极管曲线特性。（

12、未知）4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） a, Y J o+ C( 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） e+ Q9 s& K( 3 O/ W/ hC* B6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）9、基本放大电路种类（电压放大器，电流放大器

13、，互导放大器和互阻放大器），优缺 点，特别是广泛采用差分结构的原因。（未知） / F- / |: r3 e# |1 c10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） ) n4 ? R; A; d; W6 z c3 11、画差放的两个输入管。（凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。（仕兰微电子）13、用运算放大器组成一个10倍的放大器。（未知） & - _, d0 E; Z$ V14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点 的rise/fall时间。(Infineon笔

14、试试题) ) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电 压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤 波器。当RCT时，给出输入电压波形图，绘制两种电路的输出波形图。（未知） 4 D9 f! g4 ?k- BA, 9 A16、有源滤波器和无源滤波器的原理及区别?（新太硬件）17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、 带通、高通滤波器后的信号表示方式。（未知） ( K) Y) ?6 z| L( ?18、选择电阻时要考虑什么？（东信笔试题）

15、19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管 还是N管，为什么？（仕兰微电子） & |. |& 9 k% V5 o/ P20、给出多个mos管组成的电路求5个点的电压。(Infineon笔试试题) V1 S0 D. Nb7 H3 k21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述 其优缺点。（仕兰微电子）22、画电流偏置的产生电路，并解释。（凹凸） # O4 I4 R8 i( P2 Q) l, 23、史密斯特电路,求回差电压。（华为面试题） 0 c( / C. B1 O* G2 D24、晶体振荡器,好像是给出振荡频率让你求

16、周期(应该是单片机的,12分之一周期.)（华为面试题） . BJ% G4 F$ z* L1 7 E5 p25、LC正弦波振荡器有1、基尔霍夫定理的内容是什么？（仕兰微电子） & |( T. Q8 w9 q, t/ j2、平板电容公式(C=S/4kd)。（未知）3、最基本的如三极管曲线特性。（未知） 1 * f; k: r5 g3 x4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） * 7 d/ u, T2 F8 l, e / M5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线

17、性失真，有效地扩展放大器的通频带，自动调节作用）（未知）6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） ; D4 v& b0 o7 S! k+ c7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点，特别是广泛采用差分结构的原因。（未知） 1 i# x0 c5 3 x. j10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） - 6 g! w: |& x8 F( J( N# ! z11、画差

18、放的两个输入管。（凹凸） 6 r: Ct e# k; L- 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。（仕兰微电子）13、用运算放大器组成一个10倍的放大器。（未知） + p( Y5 v6 e) W14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点 的rise/fall时间。(Infineon笔试试题) 4 p/ b0 j* t8 P( Y5 O$ / K15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电 压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤

19、 波器。当RCT时，给出输入电压波形图，绘制两种电路的输出波形图。（未知）16、有源滤波器和无源滤波器的原理及区别?（新太硬件） |1 v U2 p4 R4 v* c7 G2 : F17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、 带通、高通滤波器后的信号表示方式。（未知）18、选择电阻时要考虑什么？（东信笔试题） 2 G& o& Y, N0 B 19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管 还是N管，为什么？（仕兰微电子） 3 f+ ?Y3 i. a. l& 20、给出多个m

20、os管组成的电路求5个点的电压。(Infineon笔试试题) 0 + b1 f% A3 l* _21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述 其优缺点。（仕兰微电子） 6 x( & _bU22、画电流偏置的产生电路，并解释。（凹凸） 9 R8 J1 u+ l! W& h23、史密斯特电路,求回差电压。（华为面试题） - r. m4 l8 |2 d! s* L24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期.)（华为面试题） . d& r/ Y/ t. b) N5 z25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。

21、（仕兰微电子） 4 s1 Q- Y; b4 w; X26、VCO是什么,什么参数(压控振荡器?) （华为面试题） ) 27、锁相环有哪几部分组成？（仕兰微电子） # G8 G# U+ W) P! v0 x28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知） . H v5 b7 B% A29、求锁相环的输出频率，给了一个锁相环的结构图。（未知） / z- ?* g1 B5 u30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。（未知）31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线 无损耗。给出电源电压波形图，要求绘制终端波形

22、图。（未知）32、微波电路的匹配电阻。（未知）33、DAC和ADC的实现各有哪些方法？（仕兰微电子）34、A/D电路组成、工作原理。（未知）35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就 不一样了，不好说什么了。（未知） 哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）26、VCO是什么,什么参数(压控振荡器?) （华为面试题） # g# K+ o* b! ?27、锁相环有哪几部分组成？（仕兰微电子

23、）28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知） $ U0 i( 1 n, M2 E9 q+ T29、求锁相环的输出频率，给了一个锁相环的结构图。（未知） . K7 ! - : n30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。（未知） 8 O; i( Y; V! i31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线 无损耗。给出电源电压波形图，要求绘制终端波形图。（未知） $ Q0 S9 _8 I# F) c+ C4 ; N b/ N5 J32、微波电路的匹配电阻。（未知）33、DAC和ADC的实现各有哪些方法？（

24、仕兰微电子）34、A/D电路组成、工作原理。（未知） 2 Z/ u3 G9 I; J35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就 不一样了，不好说什么了。（未知）# |; c( k6 O4 n$ 3 U- y4 S U7 a/ / c( s转载数字电路面试题集锦20072 _5 v& f; m4 i2 I1、同步电路和异步电路的区别是什么？（仕兰微电子） : c- c# w1 S1 _1 w4 Y/ I

25、2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 % V0 # m% F* 8 M! 1 S1 F3、什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。4、什么是Setup 和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥） 7 y% s; D! X/ ?6、解释setup time和hold time的定义和在时钟信号延迟

26、时的变化。（未知） + / q5 U/ E- J% B2 gc0 K! u8 I6 U$ E7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA9 q8 K6 d5 Z) W3 e, N! . G4 u. ?; T2003.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发

27、器，只有在下一个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。8、说说对数字逻辑中的竞争和冒险

28、的理解，并举例说明竞争和冒险怎样消除。（仕兰微 电子）9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 9 M3 O. t m+ z7 g2 m, 10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试） + v2 x2 ! A. 1 ?# H常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS

29、则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。 , g2 W0 Z( t o, P4 B4 k Z5 t n11、如何解决亚稳态。（飞利浦大唐笔试）亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚 7 r6 o6 N4 I; . u稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平 上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。12、IC设计中同步复位与 异步复位的区

30、别。（南山之桥） ) 13、MOORE 与 MEELEY状态机的特征。（南山之桥） $ S. b* N8 Y0 K* : V14、多时域设计中,如何处理信号跨时域。（南山之桥） . N/ N; O. F3 C. s- A15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦大唐笔试）Delay period - setup hold , U: n: e8 R; c+ P0 w4 u16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延 5 ZXF t/ |; U9 d) w迟为T2max,最小为T2min。问，触发器D2的建

31、立时间T3和保持时间应满足什么条件。（华 6 C2 9 T; Y为）46、画出DFF的结构图,用VERILOG实现之。（威盛）47、画出一种CMOS的D锁存器的电路图和版图。（未知）48、D触发器和D锁存器的区别。（新太硬件面试） 5 z) d2 & A; J! Z5 t49、简述LATCH和FILP-FLOP的异同。（未知）50、LATCH和DFF的概念和区别。（未知） P0 Z; a* X2 3 t1 t+ Fu7 L51、LATCH与REGISTER的区别,为什么现在多用REGISTER.行为级描述中LATCH如何产生的。 ; a, P7 T6 G( X& my, f# f, i（南山之

32、桥） % l* S0 a8 r2 H( HR1 U52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）54、怎样用D触发器、与或非门组成二分频电路？（东信笔试） r6 Z* N5 % ?6 nI! d55、HOW MANY FLIP-FLOP CIRCUITS ARE NEEDED TO DIVIDE BY 16?(INTEL) 16分频？ 56、用FILP-FLOP和LOGIC-GATE设计一个1位加法器，输入CARRYIN和CURRENT-STAGE，输出CARRYOUT和NEXT-STAGE. （未知）57、用D触发器做个

33、4进制的计数。（华为） v4 s6 wU; M) o8 |; |! ) E58、实现N位JOHNSON COUNTER,N=5。（南山之桥）59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子） / _2 + A3 D1 K; ? E60、数字电路设计当然必问VERILOG/VHDL，如设计计数器。（未知）61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥） / |5 C. f) v) 2 62、写异步D触发器的VERILOG MODULE。（扬智电子笔试）MODULE DFF8(CLK , RESET, D, Q); INPUT CLK

34、; INPUT RESET; INPUT7:0 D; OUTPUT 7:0 Q; REG 7:0 Q; $ M1 s4 , Q: K) AALWAYS (POSEDGE CLK OR POSEDGE RESET) IF(RESET) Q = 0; 1 l6 V1 1 r, J% B+ U j1 N4 B ELSE ; Z% k- 0 v2 M2 a. Q = D; - d% C0 J0 Yr0 r! QENDMODULE 63、用D触发器实现2倍分频的VERILOG描述？ （汉王笔试）MODULE DIVIDE2( CLK , CLK_O, RESET); INPUT CLK , RESET;

35、 OUTPUT CLK_O; WIRE IN; aREG OUT ; ( f; N: J/ w0 u, F: O ALWAYS ( POSEDGE CLK OR POSEDGE RESET) ( ; V- K1 k4 d1 a! R$ h IF ( RESET) OUT = 0; ELSE OUT = IN; d& v& J f7 ?4 ; F# p+ L+ T ASSIGN IN = OUT; : k4 E! F7 c, z ASSIGN CLK_O = OUT; ENDMODULE 64、可编程逻辑器件在现代电子设计中越来越重要，请问：A) 你所知道的可编程逻辑器件有哪些？ B) 试用VH

36、DL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）PAL，PLD，CPLD，FPGA。 . j# K2 T4 k2 GMODULE DFF8(CLK , RESET, D, Q); % Q g / H1 _& : C- b6 p8 k8 _INPUT CLK; INPUT RESET; 0 O V/ L7 * |) i9 wINPUT D; 2 V5 # L8 w4 J) AOUTPUTQ; O A! JA1 R; Z& Q GREG Q; 2 q+ c. j6 m3 C8 E7 J9 s2 c: nALWAYS (POSEDGE CLK OR POSEDGE RESET) IF

37、(RESET) , e8 K( a, + o& q5 T4 x- F2 U Q = 0; ; u5 t x4 G7 Q9 y) j+ 8 m; c ELSE : Q = D; 4 C) m8 z5 n- YENDMODULE ! v# N9 T# S* K65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）67、用VERILOG或VHDL写一段代码，实现消除一个GLITCH。（未知）68、一个状态机的题目用VERILOG实现（不过这个状态机画的实在比较差，很容易误解的）。（威盛VIA 2003.11.06 上海笔

38、试试题）69、描述一个交通信号灯的设计。（仕兰微电子） / W* p7 + a2 S+ P2 u+ F, u70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试） 71、设计一个自动售货机系统，卖SODA水的，只能投进三种硬币，要正确的找回钱数。 （1）画出FSM（有限状态机）；（2）用VERILOG编程，语法要符合FPGA设计的要求。（未知） 4 x9 b2 m a0 b72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出FSM（有限状态机）；（2）用VERILOG编程，语法要符合FPGA设计的要求；（3）设计工程中可使用的工具及设

39、计大致过程。（未知）73、画出可以检测10010串的状态图,并VERILOG实现之。（威盛） 3 m e 4 E. D* c9 M74、用FSM实现的序列检测模块。（南山之桥） , Z, r$ x7 S F& D( Z3 ! t2 BA为输入端，B为输出端，如果A连续输入为1101则B输出为1，否则为0。例如A： . B： , 请画出STATE MACHINE；请用RTL描述其STATE MACHINE。（未知） 6 _3 a: A+ E( W4 y0 Z/ B( a X75、用VERILOG/VDDL检测STREAM中的特定字符串（分状态用状态机写）。（飞利浦大唐笔试）76、用VERILOG

40、/VHDL写一个FIFO控制器(包括空，满，半满信号)。（飞利浦大唐笔试）77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：Y=LNX，其中，X + c, m6 B; O0 # v; p0 _3 W0 dM! Q为4位二进制整数输入信号。Y为二进制小数输出，要求保留两位小数。电源电压为35V假 0 C# W) M0 |$ c设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微 0 t2 x! 3 T6 Q电子）78、SRAM，FALSH MEMORY，及DRAM的区别？（新太硬件面试） ! ( K+ 7 _$ m3 z( z6 B- Y9 g79、给出

41、单管DRAM的原理图(西电版数字电子技术基础作者杨颂华、冯毛官205页图14B)，问你有什么办法提高REFRESH TIME，总共有5个问题，记不起来了。（降低温度，增大电容存储容量）（INFINEON笔试） ! X0 x1 E1 1 P9 K$ 80、PLEASE DRAW SCHEMATIC OF A COMMON SRAM CELL WITH 6 TRANSISTORS,POINT OUT/ N% k, g; r$ g9 g* WHICH NODES CAN STORE DATA AND WHICH NODE IS WORD LINE CONTROL? （威盛笔试题CIRCUIT DES

42、IGN-BEIJING-03.11.09） - f( H: U) C; U3 81、名词:SRAM,SSRAM,SDRAM 名词IRQ,BIOS,USB,VHDL,SDR 1 d) z) H& _9 / rIRQ: INTERRUPT REQUEST ! I9 L9 L! H. U0 N8 N0 E+ BIOS:BASIC INPUT OUTPUT SYSTEM 7 i/ T* B0 w& U2 |3 K3 TF8 l, kUSB:UNIVERSAL SERIAL BUS ( l7 n8 Q, h/ A5 CVHDL: VHIC HARDWARE DESCRIPTION LANGUAGE 6

43、m& S& t& r+ m; 2 f- PSDR:SINGLE DATA RATE - u9 y l( 5 g6 |; C( V& i5 j压控振荡器的英文缩写(VCO)。 0 + 7 m1 s2 h+ N8 D f# l* F! y动态随机存储器的英文缩写(DRAM)。名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、INTERRUPT、PIPELINE、 # 1 y* Z8 YA; uIRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散 ; w; z6 o. 5 K+ y) i傅立叶变换)或者是中文的，比如：A

44、.量化误差B.直方图C.白平衡% i# n% 5 x% l $ 7 s1 M+ + K* p/ * X x IC设计基础（流程、工艺、版图、器件）h) T% , ?! W: F2 i. F( 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路. ; w2 z3 B% y# I ?, J! u相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕兰微面试题目）$ # f) O7 c4 I; ?# D+ , z |2、FPGA和ASIC的概念，他们的区别。（未知）5 , k2 wo9 S) v答案：FPG

45、A是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一! j& 4 p$ c3 Q8 T个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(APPLICATION SPECIFIC IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点) 3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）, , q6 z% k. gB; Y% c4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）2 D/ % f8 z. 5、描

46、述你对集成电路设计流程的认识。（仕兰微面试题目）6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目）0 v- N- V8 d, O* ig$ f, s7、IC设计前端到后端的流程和EDA工具。（未知）! v2 d* l- S. n2 ; p0 Y. l8、从RTL SYNTHESIS到TAPE OUT之间的设计FLOW,并列出其中各步使用的TOOL.（未知）* K. f9 e2 B$ m- B9、ASIC的DESIGN FLOW。（威盛VIA 2003.11.06 上海笔试试题）10、写出ASIC前期设计的流程和相应的工具。（威盛）F11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）先介绍下IC开发流程： 1.）代码输入（DESIGN INPUT)8 O/ a/ a8 - Y x* I8 A- v4 . a( Z3 S用VHDL或者是VERILOG语言来完成器件的功能描述，生成HDL代码) a7 KW% S( J: R L* D3 |语言输入工具：SUMMITVISUALHDL MENTORRENIOR 图形输入: COMPOSER(CADENCE);2 V5 u* O: X; F0 e, t f8 O y. q VIEWLOGIC (VIEWDRAW) 2.）电路仿真（CIRCUIT SIMULATION)& d3 Z: M- 2 E8 x将VHD