基于FPGA的全数字锁相环设计-河科大开题报告(共3页).doc
《基于FPGA的全数字锁相环设计-河科大开题报告(共3页).doc》由会员分享,可在线阅读,更多相关《基于FPGA的全数字锁相环设计-河科大开题报告(共3页).doc(3页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上河南科技大学毕业设计(论文)开题报告(学生填表)院系:电子信息工程学院 2010 年 03 月 21 日课题名称基于FPGA的全数字锁相环设计1. 设计(或研究)的依据与意义锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛,已经成为各种电子设备中必不可少的基本部件。随着电子技术向数字化方向的迅速发展,需要采用数字方式实现信号的锁相处理。目前,由于大规模、超高速数字集成电路的发展及计算机得到了普遍应用,于是出现了全数字锁相环路。因为是全数字电路,因此它对数字电路的噪声容忍能力很强。并且,全数字锁相环路设计还可以借鉴流行的ASIC设计流程,即编写硬件描述语言,进行逻
2、辑综合,采用自动布局布线获得版图,因而全数字锁相环具有很强的可移植性。此外,由于其所具有的数字特性,全数字锁相环的捕获时间也很快。本设计是一种基于FPGA的二阶全数字锁相环,采用EDA 技术进行系统设计。该锁相环电路,环路部件全部数字化,采用数字鉴相器(DPD),数字环路滤波器(DLF),数控振荡器(DCO)构成锁相环路。它使用比例积分(PI)算法代替传统锁相环路系统的环路滤波,并使用相位累加器实现数控振荡器的功能。理论分析和仿真实验表明,改变比例积分控制参数,可以很方便地调节锁相系统的锁相速度和稳定性。利用VHDL硬件描述语言编写了数字锁相环各模块中器件的程序,这些器件主要有:分频器,触发器
3、,寄存器,全加器。并且编写了本设计的系统顶层程序,利用Quartus软件对所有程序进行编译与波形仿真。2.国内外同类设计(或同类研究)的概况综述第一代的锁相环是用分立元件实现的,直至1965年出现了集成锁相环。最早的集成锁相环是纯粹的模拟电路,它采用模拟乘法器作为鉴相器(PD),采用无源或有源RC滤波器作为环路滤波器(LP),利用压控振荡器(VCO)产生锁相环的输出信号。这种类型的锁相环被称为“线性锁相环” (LPLL)。随着大规模、超高速数字集成电路的发展以及计算机的普遍应用,在传统的模拟锁相环路(APLL)应用领域中,一部分已被数字锁相环路(DPLL)所取代。从六十年代起,人们就开始了对数
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 数字 锁相环 设计 河科大 开题 报告
限制150内