电子信息与通信工程专业英语课文翻译(共4页).doc

《电子信息与通信工程专业英语课文翻译(共4页).doc》由会员分享，可在线阅读，更多相关《电子信息与通信工程专业英语课文翻译(共4页).doc（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上模拟电路和数字电路设计现代的电路设计是一种“复合信号”电路设计，多亏先进的工艺技术，使得双极型和CMOS(互补金属氧化物半导体)、能量和信号、无源和有源器件能应用到同一电路中。把这些器件组装成模拟或者逻辑基础模块，以达到电路设计者的创造性和倾向需要研制在一片芯片上想要达到的系统。1.模拟电路模拟电路是处理从0到电源电压连续变化的信号的电路。这和数字电路相反，数字电路仅仅利用“0或1”信号：电压限制在0和峰值电源电压，在这两个极限电压间没有有效的状态。模拟电路经常被认为是一种强调信号有效连续范围的线性电路，这在数字电路是不允许的，但事实上这是一种错误的说法。因为电压或电

2、流信号在极点0和满电压供应极限间平滑的变化，不代表这些信号在数学关系上是“线性”或者“成比例”线性信号。许多线性电路在工作时呈非线性，或者是由于物理结构造成的，或者是由于电路设计的问题。NPN晶体管NPN晶体管（图2-12）是传统双极性模拟集成电路世界的王者。事实上芯片设计师掌握的一点最基础和最有成本效益的模拟IC工艺仅仅是用一个好的NPN晶体管。其余，PNP、电阻和电容只不过是水平比寄生高的副产品。直观上，粗略的分析方式，在大部分DC(直流)电路下足够模拟晶体管，请牢牢记住带宽是有限的。复杂的像在电路中参入了交流小信号，数学计算很难进行分析，应该应用计算机模拟。在图2-12中给出了NPN晶体

3、管的符号和直流电路模型。这个器件中电流从集电极和基极流入，从发射极流出。简单的说，晶体管集电极电流IC较基极电流IB放大倍。由此可见，发射极电流IE是一加倍的基极电流。放大倍数的典型值是100。NPN有优秀的动态性能、带宽，实测截止频率可达1GHz。PNP晶体管PNP晶体管（图2-13）和NPN是互补的，它的电流从发射极流入从集电极和基极流出，这和NPN中电流的流向相反，如图2-13所示。简单说明，PNP是NPN结构的副产品，因此它们的电流增益更小，速度比NPN慢。放大倍数的典型值是50，截止频率一般大于1MHz。晶体管方程双极性晶体管电压和电流的关系和给出的对数法则有关：其中VT是热电压，I

4、O是依赖于具体电路的电流参数。这里有些令人相当感兴趣的推论，比如，如果在方程2-11 中流入晶体管的电流是A倍，我们可以将方程写成：由电流增加A倍，引起的电压增加值为：K是玻尔兹曼常量，T是开尔文温度，q等于库仑电子电荷量。当然相反的是，电流变化是与电压相关的函数。实际上我们变化前面的方程就能得到：可以看出，电流变化是与Vbe相关的指数函数变化的。为了快速判断由小电压变化引起的电流变化，我们可以把指数法则看成线性的，我们会发现电流大体上将变化2%/mv。对Vbe上电流的强依赖性，解释了为什么晶体管是电流驱动，而不是电压。这也解释了处理补尝的难度，或者同一晶体管的微小电压变化。两个同样的晶体管在

5、相同的电源下，只要它们的Vbe相差1mv那么将产生2%的电流不匹配。MOS晶体管二体的双极性NPN和PNP晶体管在CMOS技术中被叫做P沟道和N沟道MOS晶体管如图2-14。这种晶体管的一般功能和各自的原理一样相似，但是这两种技术有各自的优点和缺点。一般而言，双极性晶体管的基极、发射极、集电极分别类似于MOS晶体管的门极、源极、漏极。双极性晶体管的主要问题需要基电流以实现功能，在CMOS中已经不存在。这种电流是从集电极转移到发射极的净亏损。在小信号系统中基电流很小，在电源应用中晶体管被用做开关就需要很高的基电流来保持晶体管导通。这种高基极电流导致启动效率很低。便携式电器的流行和电池使用时间的延

6、长，毫无疑问地使CMOS比双极性晶体管占优势。双极型对于CMOS的优势是具有更好的夸导增益和匹配度，这导致更好的差动输入增益级和更好的参考。最好的性能工艺是混合模式的BiCOMS（双极性CMOS）或BCD(双极性CMOS和DMOS)工艺，是设计人员在设计任务中可以利用的最好组件。2.数字电路 布尔代数基础 不同于其他代数，布尔代数允许两个可能的值：0或1.这两个有效值通常代表一双两进制数，这个二禁止可表示开启和关闭，正确和错误，或者是和不是，输入变量如A、B、C，用于逻辑约束来表示开关，继电器触点及传感器输入。输入变量可表示按钮开关，极限开关，温度传感开关，压力开关，水平高度开关，接近开关，光

7、传感器，重力传感器。逻辑约束的结果是达成某一行为：开启或关闭线圈、继电器、马达、灯、蜂鸣器、警告或其他输出设备。 词组，数字电路用于形容这些电路系统：主要操作两种不同电压值或其他两种不同状态，模拟设备及系统处理信号在时间变化上可取任何有限的电压、电流及公制量，而数字信号没有这种功能。 布尔代数有3个基本操作：非或否，与和或 非操作改变到其互补的值，1变到0及0变到1.也可表示为门限值，它也唱指或否定。也可表示一个变量的门限值。 与操作是布尔代数乘法，只有所有值为1，结束才为1.用布尔变量表示为或操作的结果是只要有一个1，值就为1，在布尔代数中，1+1=1是符合逻辑的。逻辑上生命的意思是如果有一

8、个或更多有效值，结果就为真。作为有规律的代数，有一些数学定理必须遵守，这些布尔操作性质在逻辑与约束中很重要用这些性质 告诉我们逻辑表达式可化简和扩展，得到相应的结果可减少继电器和开关的数量。交换律：加法结合律：分配律：同一性：互补律：德摩根定理： 逻辑门最基本的数字设备称为门，门充当数字电子逻辑电路的积，他们是设计计算机的基础。通常，有一个或多个输入产生由当前输入值有关函数的输出，每个逻辑元素有个“真值表”来描述这个单元是如何工作的，还有一个符号来表示每个门。 3个重要的门电路是：与门如果每个输入都为1，则产生的输出1，逻辑表达式为F=AB。或门如果有一个或几个输入为1，则产生的输出1，只有输

9、入都为0时，输出才为0，逻辑表达式为F=A+B。非闷一般可称为反转器，输出值与输入值相反，逻辑表达式为不同的参考资料中3中常用 的符号数字电子的基本操作也是与或非，但是他们的组合方法也常用：图2-18是NAND及与门的集成电路结构的适当封装组合逻辑电路及时序逻辑电路逻辑电路分为两种形式：组合和时序。组合逻辑电路的输出仅依赖于当前输入每一个组合电路可以包括任意数量的逻辑门及反转器，但是不能有反馈回路（电路中的信号回路，它允许输出回传到输入）当输入与逻辑电路之前的状态有关联，那就体积时序电路了，先前状态称为反馈。时序逻辑电路的输出不仅与依赖于当前输入状态，还依赖于过去一连串的输入。 锁存电路是时序

10、逻辑电路的一个例子。锁存继电器电路允许一个人按下点击的开始按钮，出发锁存触点，即使当开始按钮松开后点击仍然可以继续运转。这样可以发生是因为点击触点与开始按钮是并联的。只要点击运转，触点保持闭合，在这种作用下，时序逻辑电路有了记忆。 在分析中，用逻辑图延伸到用公式函数形式来描述电路。如真值表或逻辑表达式，在综合中，由公式描述延伸到逻辑图。有五种可能的组合逻辑函数表示方法真值表；最小项代表和，标准和；最小项表，用符号 ；最大项代数乘积，标准积，最大项表，用符号 。 卡诺图 和布尔代数一样，应用于数字逻辑的化简工具。布尔化简要比卡诺图化简简单，在有两个或极少数布尔变量的情况，在3个变量仍然很有用，但

11、是更慢，有4个输入变量时，布尔代数变得啰嗦。卡诺图又快又简单，卡诺图在6个以上输入变量工作的很好，8个以上变量就很有用。大于6到8个变量，化简应用CAD。卡诺图通过合并相邻项简化逻辑函数，把所有项合成积和式，把所有 触发器 触发器是两种状态设备的总成。为时序逻辑电路操作提供基础记忆。图2-19给出了4种典型的触发器。触发器大量应用于数字数据存储传输及通常用于银行称为“记录”的二进制数字数据的存储。在S-R锁存器中，输入端S的激励对电路置位，输入端R的激励对电路复位，如果S 和R同时有激励，电路将处于无效状态。J-K触发器是S-R触发器的改良版本，没有无效及不合法的输出状态。J-K触发器只是比S-R触发器多一个回馈层，这个反馈有选择性地使能置位或复位输入端的其中一个，因此，在多频震荡器电路中不会有两个起作用的信号，因此出去了无效状态。 D触发器跟踪输入，是那些匹配的D输入转变，D代表数据，这种触发器存储数据线上的有效值，可以被认为是最小的存储单元，一个D触发器可由反转器设置复位的置位复位触发器构成。 T触发器或双向开关触发器在每个时钟沿转变输出，输出频率被分为输入频率的一般，可用于组成二进制计数器分频，通常二进制加法计数器，可由J-K触发器的两个输入端置高构成。专心-专注-专业