第05章存储器系统ppt课件.pptx

《第05章存储器系统ppt课件.pptx》由会员分享，可在线阅读，更多相关《第05章存储器系统ppt课件.pptx（195页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第5章 存储器系统存储器系统汇编程序设计与微机接口2总目录总目录 第第5章章 存储器系统存储器系统 存储器概述 SRAM存储器 DRAM存储器 只读存储器 存储器扩展综合35.15.1存储器概述存储器概述5.1.15.1.1存储器的分类存储器的分类5.1.25.1.2主要性能指标主要性能指标5.1.35.1.3内存的一般结构内存的一般结构45.1.1 5.1.1 存储器的分类存储器的分类存储器存储器是计算机系统中用来存放程程序序和数据数据的装置，叫存储器。英文单词是Memory、Storage。 55.1.1 5.1.1 存储器的分类存储器的分类（续）（续） 存储器存储器主存储器主存储器辅助存

2、储器辅助存储器 RAMROMSRAMDRAMROMPROMEPROMEEPROM硬盘硬盘光盘光盘U 盘盘（内存）（内存）（外存）（外存）61.1.按存储介质分为：按存储介质分为： 2.2.按按存储内容可变性存储内容可变性分为：分为：5.1.1 5.1.1 存储器的分类存储器的分类（续）（续）l 半导体存储器半导体存储器常作主存常作主存l 磁表面存储器磁表面存储器磁带磁带, ,磁盘磁盘l 光存储器光存储器光盘光盘l 随机存储器随机存储器(RAM)(RAM)既能读出又能写入既能读出又能写入l 只读存储器只读存储器(ROM)(ROM)只能读出不能写入只能读出不能写入Random Access Mem

3、oryRead Only Memory73.3.按按RAM工艺又分为：工艺又分为： 4. 4. MOS型型RAM又分为：又分为：l 双极型双极型RAMRAM 双极型随机存储器双极型随机存储器l MOS型型RAM金属氧化物金属氧化物型随机存储器型随机存储器l 静态静态RAM (SRAM)RAM (SRAM) 静态随机存储器静态随机存储器l 动态动态RAM (DRAM)RAM (DRAM) 动态随机存储器动态随机存储器Static 静态的静态的Dynamic 动态的动态的 85.5.按作用分为：按作用分为：l 高速缓存（高速缓存（CACHECACHE） 速度最快。速度最快。l 主存（内存）主存（内

4、存）直接和直接和CPUCPU交换信息交换信息, ,且按存储单元且按存储单元读读/ /写数据写数据, ,速度快。速度快。l 辅存（外存）辅存（外存）不能直接和不能直接和CPUCPU交换信息交换信息，作主存，作主存的外援的外援, ,存放暂时不执行的程序和数据存放暂时不执行的程序和数据, ,它只是在需要它只是在需要时与主存进行批量数据交换时与主存进行批量数据交换, ,容量大容量大, ,速度慢。速度慢。 6.ROM6.ROM分为：分为：5.1.1 5.1.1 存储器的分类存储器的分类（续）（续）9 半导体存储器RAM双极型MOS型SRAMDRAMROM固定ROMPROMEPROMEEPROM10 CP

5、U 高速缓存 主存储器 I/O 控制电路 高速缓存 辅存 磁盘 光盘 磁带 存储系统的多级层次结构 容量容量越来越来越大越大速度速度越来越来越快越快11 比较一下 双极型双极型SRAMDRAM DRAMSRAM双极型双极型集成度集成度速度速度12(1) 掩模ROM(2) PROM(3) EPROM (4) EEPROMRead Only Memory分为：分为：掩模工艺 制造可一次编程电可擦去的PROM可擦去的PROM(5) FLASH闪存13Read Only Memory(1)掩模工艺ROMMask Programmed ROM(2)PROM(2)PROMProgrammable ROM(

6、3)EPROM(3)EPROM Erasable Programmable ROM(4)EEPROM(4)EEPROMElactrically- Erasable PROM(5)FLASH ROM(5)FLASH ROM145.1.25.1.2主存储器的技术指标主存储器的技术指标存放一个机器字的存储单元存储单元，通常称为字字存储单元存储单元，相应的单元地址叫字地址字地址。 而存放一个字节字节的单元，称为字节存储字节存储单元单元，相应的地址称为字节地址字节地址。注意：注意：微机中微机中可编址的最基本单位是Byte。151、存储容量：一个存储器中可以容纳的存储单元总数。单位： bit 二进制位数。

7、 8 bit= 1 Byte 字节最小的存储容量单位是位（bit），最基本的存储单元单位是字节（Byte）。16 这里指的是存贮器芯片的存贮容量，其表示方式一般为： 芯片的存贮单元数每个存贮单元的位数。存储容量（续1）比如：512K8 bit 64M 8 bit 17存储容量（续2）1 Kilo =210=10241 Mega=220=102410241 Giga =230=1024102410241 Tera =240 =102410241024102418存储容量（续3） 它们之间的换算关系为： 1 Byte=8 bit1 KB= 1024 Byte1 MB= 1024 KB1 GB= 1

8、024 MB1 TB= 1024 GB19 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。 SDRAM: 12ns 10ns 8nsRDRAM:1ns 0.625ns2、存取速度此值越小，速度越快。单位：ns。如：HM62256 为 120-200ns。目前，微机的内存条速度达几个 ns。20内存有它不同的规格和速度 ms：Milli Second（毫秒）（毫秒）s: Micro Second（微秒）（微秒）ns： Nano Second （纳秒）（纳秒）213、存储器带宽单位时间内所存取的信息量。单位时间内所存取的信息量。通常以通常以 bit/s bit/s 或或

9、 Byte/s Byte/s 作度量单位。作度量单位。存取时间、存储周期和存储器带宽存取时间、存储周期和存储器带宽反映了主存的速度速度指标224、可靠性 可靠性是用平均故障间隔时间来衡量（MTBF, Mean Time Between Failures） 5、功耗 功耗通常是指每个存储元消耗功率的大小。 231、主存储器芯片的一般结构、主存储器芯片的一般结构存储矩阵列地址译码器行地址译码器A0A1AiAi+1An-1CSR/WD0Dm-1读写控制电路5.1.35.1.3内存的一般结构内存的一般结构245.25.2SRAMSRAM存储器存储器5.2.15.2.1SRAMSRAM基本单元基本单元5

10、.2.25.2.2SRAMSRAM逻辑结构逻辑结构5.2.35.2.3SRAMSRAM芯片芯片5.2.45.2.4常用译码器常用译码器25SRAM（Static RAM）静态读写存储器。 Static 静态的静态的5.2.1 SRAM基本单元ABVcc(+5V)T3T4T1T2T5T6T8T70D0D)/(OI)/(OIX地地址址译译码码线线接接Y地地址址译译码码线线T1T1，T2T2控制管控制管T3T3，T4T4负载管负载管交叉耦合构成交叉耦合构成双稳态双稳态27组成组成双稳态双稳态选中选中写操作写操作读操作读操作SRAM基本单元的工作原理28 存储阵列 地址译码电路 读写控制逻辑 I/O电

11、路 数据缓冲器5.2.2SRAM逻辑结构29SRAM逻辑结构（续1） 在较大容量的存储器中，往往把各个字的同一位组织在一个芯片中。（1）存储阵列存储阵列n同时又排成矩阵结构。故又称存储矩阵。30SRAM逻辑结构（续2）（2）地址译码两种形式：两种形式：单译码结构单译码结构双译码结构双译码结构31译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A5A4A3710列译码列译码A2A1A001764个单元个单元单译码双译码32比如 212= 4096 地址线需 12 根（二进制）译码器的输出叫字选择线字选择线。共有4096根。所以单译码方式只使用于小容量存储器

12、。 参看P69 图3.2单译码结构：单译码结构：33有两级译码双译码结构：双译码结构：X 向译码器（行行）Y 向译码器（列列）行选择线64根列选择线64根仍然为4096单元4096!128根根3435SRAM逻辑结构（续3）(3) 读写控制逻辑一片的容量很有限，往往是多片组成。就有了片选。36SRAM逻辑结构（续3）(3) 读写控制逻辑 =CS0 选中1 未选中Chip Select片选低电平有效37读写控制逻辑（续） =Write Enable 写允许写允许，低电平有效WE =Output Enable 读允许读允许，低电平有效OE38读写控制逻辑（续2） =0 1 OE写操作读操作 =0

13、1 WE =0 1 WE =CS1039读与写的互锁逻辑读与写的互锁逻辑读时不写读时不写写时不读写时不读40（4）I/O电路处于数据总线和被选中的单元之间。用于控制被选中单元的读出或写入。并具有放大信息的作用。41（5）输出驱动缓冲器为了扩展存储器的容量，常常需要把几片RAM的数据线并联使用。或与双向的数据总线相接。这就需要三态输出缓冲器。42地址线：地址线：比如：比如：A12A0A12A0数据线：数据线：比如：比如：D7D0D7D0控制线：控制线： 比如：比如： CSCSOEOEWEWESRAM的三组外部引脚的三组外部引脚435.2.3 SRAM芯片1、SRAM特特 点点只要不掉电信息会一直

14、保存，不需要只要不掉电信息会一直保存，不需要 刷新；刷新；读写速度快；读写速度快；集成度低，功耗大。集成度低，功耗大。常用作高速缓存常用作高速缓存。442典型典型SRAM芯片芯片芯片类型： SRAM芯片型号： INTEL 6264容量： 8K8bit引线图： 如图所示 SRAM不需要刷新。并且易于掉电保护。45123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2VCCA8A9WEOEA10CED7D6D5D4D3 6116 6116引脚图引脚图 62646264引脚图引脚图 1234567891011121314282726

15、2524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9WECS2A11OEA10CS1D7D6D5D4D3GNDGND46A0A12 13条地址信号输入线D0D7 8条数据线 、CS2 两条片选信号的引线。CS1CS1 输出允许信号。OEOE 写允许信号。WEWE容量为：容量为：8K8bit47 6116 6116逻辑图逻辑图 62646264逻辑图逻辑图 D7D0WEWECSCSOEOEA10A0D7D0WEWECSCSOEOEA12A0D7D0486264真值表 49123456789101112131428272625242322

16、21201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9WEA13A11OEA10CSD7D6D5D4D3 62128 62128引脚图引脚图 6225662256引脚图引脚图 12345678910111213142827262524232221201918171615A14A12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9WEA13A11OEA10CSD7D6D5D4D3GNDGND50D7D6D5D4D32516281285253 3.SRAM3.SRAM的时序的时序546264(6164)的工作过程图5.11 SRAM6264数据写

17、入波形 55图5.12 SRAM6264数据读出波形 566264芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7系统总线6264 +5V57存储器芯片与CPU的连接存储芯片的数据线：存储芯片的数据线：比如：比如：D7D0D7D0存储芯片的地址线：存储芯片的地址线：比如：比如：A12A0A12A0存储芯片的读写控制线：存储芯片的读写控制线： 比如：比如：存储芯片的片选端：存储芯片的片选端： 比如：比如： CSCSWEWEOEOE直接连直接连58存储器芯片与CPU的连接存储芯片的数据线：存储芯片的数据线：比如：比如：

18、D7D0D7D0存储芯片的地址线：存储芯片的地址线：比如：比如：A12A0A12A0存储芯片的读写控制线：存储芯片的读写控制线： 比如：比如：存储芯片的片选端：存储芯片的片选端： 比如：比如： CSCSWEWEOEOE直接连直接连594典型典型SRAM芯片芯片2芯片类型： SRAM芯片型号： INTEL 2114容量： 1K4bit引线图： 如图所示 6061行行地地址址译译码码列地址译码列地址译码62A0A9 10条地址信号输入线I/O1I/O4 4条数据线 读写控制输入线WEWE 片选信号的引线CSCS容量为：容量为：1K4bit635、SRAM与CPU的连接CPU存储器存储器接口接口电路

19、电路SRAM地址总线地址总线控制总线控制总线数据总线数据总线地址线地址线An-A0数据线数据线I/O8-I/O1OECSWE64 利用CPU的所有地址线所有地址线来连接存储芯片。每一个存储器单元惟一地对应CPU的一个地址。比如：下图地址空间为： F0000H-F1FFFH 8KB （1）全地址译码方式图 SRAM6264的全地址译码连接D0D7A0A12MEMWMEMRA19A18A17A16D0D7A0A12WECS25VOE&111A15A14A13CS18088系统BUS66地址线的一分为二高位地址线片内地址线A19A18A17A16A15A14A13A12A067图 另一种译码器 A1

20、9A18A17A16A15A14A1311CS168 (2) 部分地址译码方式 分析图5.4所示的连接图，可以发现，此时的8KB芯片6264所占据的内存地址空间为: DA000HDBFFFH DE000HDFFFFH FA000HFBFFFH FF000HFFFFFH69图 SRAM6264的部分地址译码连接 D0D7A0A1MEMWMEMRA19A18A16A15D0D7A0A1WECS2OE&A13CS18088系统BUSA12A121705.2.4 译码器芯片译码器芯片1、常用译码器芯片、常用译码器芯片2:4译码器：译码器： 74LS1393:8译码器：译码器： 74LS1384:16译

21、码器：译码器： 74LS15471 2、 74LS138Y0Y7ABCG2BG2AG11514131211109712345674LS13872C、B、A 选择输入端 - 8个输出端Y0Y0Y7Y7G1 、 、 使能输入端AG2BG273 工作特点 当 G1、 ， 有效时，芯片工作。 工作时YCBA=0BG22AG02BG0AG2G1=17474LS138功能表 7575 3、 74LS154764、利用译码器连接、利用译码器连接 译码器电路 利用厂家提供的现成的译码器芯片。 利用厂家提供的数字比较器芯片。 利用ROM做译码器。 利用PLD。 77图5.5 两片6116与8位总线的连接图D0

22、D7A0A1A10R/WOED0D7A0A1MEMWMEMR8088 系统BUSA106116D0 D7A0A1A10R/WOED0D7A0A1MEMWMEMRA106116&A19A18A17A16A15A14A13A12A11&GG2AG2BCBALS138Y1CSY0CS123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2VCCA8A9WEOEA10CED7D6D5D4D3GND78地址线一分为三（强调）高位地址线片内地址线使能端输入端A19A18A17A16A15A14A13A12A11A10A0795.3 DRAM

23、存贮器存贮器5.3.15.3.1DRAMDRAM概述概述5.3.25.3.2典型典型DRAMDRAM芯片芯片5.3.35.3.3DRAMDRAM的连接使用的连接使用5.3.45.3.4内存条内存条805.3.1 DRAM概述概述速度较快集成度高功耗小价格低需要刷新用作常规内存用作常规内存1、DRAM概述概述 81行选择信号行选择信号数据输入输出数据输入输出 刷新放刷新放大器大器T1Cs列选择列选择CdC Cs s信息电容信息电容C Cd d分布电容分布电容 2、动态存储单元动态存储单元 82写操作写操作：字选线为高，：字选线为高，T1T1导通，数据信息导通，数据信息通过数据线进入存储单元；通过

24、数据线进入存储单元；读操作：读操作：字选线为高，字选线为高，T1T1导通，导通，C C上的电上的电荷输出到数据线上。荷输出到数据线上。刷新：刷新：电容电容C Cs s上的电荷会泄漏，所以要定上的电荷会泄漏，所以要定时对存储单元进行刷新操作，补充电荷。时对存储单元进行刷新操作，补充电荷。Refresh 刷新刷新83芯片类型： DRAM芯片型号： INTEL2164A容量： 64K1bit引线图： 如图所示 DRAM需要刷新。芯片控制引脚和地址引脚与SRAM不同。5.3.2 典型典型DRAM 芯片芯片 84图5.36 DRAM2164引线图 12345678161514131211109NCDIN

25、WERASA0A1A2地A7A5A4A3A6DOUTCASVCC（5V） 1、2164A的外部引脚的外部引脚852164A的内部结构的内部结构A0A7存储矩阵存储矩阵256256256256行地址锁存及译码列地址锁存列地址锁存及译码及译码.列放大器列放大器.DoutDin控制控制电路电路RASCASWE86A0A7 8条地址信号输入线DIN+DOU 2条数据线 行地址锁存信号。RASRAS 列地址锁存信号CASCAS 写允许信号，为0写， 为1读 WEWE87RASRASCASCASROW ADDRESS Strobe COLUMN ADDRESS Strobe 行地址选通行地址选通列地址选通

26、列地址选通88 图 Intel 2164A 结构框图 2、2164A的内部结构的内部结构128 128存存储储矩矩阵阵128 读读出出放放大大器器1/2 (1/128列列译译码码器器)128 128存存储储矩矩阵阵128 读读出出放放大大器器1/128行行译译码码器器1/128行行译译码码器器128 128存存储储矩矩阵阵128 读读出出放放大大器器1/2 (1/128列列译译码码器器)128 128存存储储矩矩阵阵128 读读出出放放大大器器8 位位地地 址址锁锁存存器器A0A1A2A3A4A5A6A71/4I/O门门输输出出缓缓冲冲器器Dout行行时时钟钟缓缓冲冲器器列列时时钟钟缓缓冲冲器

27、器写写允允许许时时钟钟缓缓冲冲器器数数据据输输入入缓缓冲冲器器WERASCASDINVDDVSS89先输出行地址，并使先输出行地址，并使RAS有效。将行地址打有效。将行地址打入行地址锁存器，选中入行地址锁存器，选中128行中的一行。行中的一行。再输出列地址，并使再输出列地址，并使CASCAS有效。有效。将列地址打将列地址打入列地址锁存器，入列地址锁存器，选中选中128128列中的一列。列中的一列。地址锁存器中的地址锁存器中的RA7RA7和和CA7CA7共有四种组合，共有四种组合，四选一，选中矩阵中的一个单元。然后对该四选一，选中矩阵中的一个单元。然后对该单元进行读单元进行读/ /写。写。 90

28、CASCASRASRAS列地址锁存器列地址译码器行地址锁存器行地址译码器存储矩阵 感应刷新放大器WE 地址总线 数据总线913. DRAM的工作过程 读出数据。 写入数据。 读-改-写操作 刷新。 92tRASRASCAS地地址址行行地地址址列列地地址址tASCtASR有有效效数数据据输输出出tCACtRAC高高阻阻状状态态WRDOUT图 DRAM2164的读出过程 93u存储地址需要分两批传送存储地址需要分两批传送先传送行地址，并使先传送行地址，并使RAS RAS 信号有效；信号有效；再传送列地址，随后使得再传送列地址，随后使得CAS CAS 有效。有效。CAS CAS 相当相当于片选信号于

29、片选信号读写信号读写信号WE =1WE =1， 读有效读有效数据从数据从DDOUTOUT引脚输出引脚输出94tRASRASCAS地地址址行行地地址址列列地地址址tASCtASR有有效效数数据据输输入入tWCStDH高高阻阻状状态态WRDINtDSDOUT图 DRAM2164的写入过程 95u存储地址需要分两批传送存储地址需要分两批传送先传送行地址，并使先传送行地址，并使RAS RAS 信号有效；信号有效；再传送列地址，随后使得再传送列地址，随后使得CAS CAS 有效。有效。读写信号读写信号WE =0WE =0， 写有效写有效数据从数据从DDININ引脚进入存储单元引脚进入存储单元96在指令中

30、，在指令中，常常需要对指定单元的内容读出并修改常常需要对指定单元的内容读出并修改后写回到原单元中后写回到原单元中，这种指令称为读改写指令。，这种指令称为读改写指令。如：如： AND BX, AX ADD SI, BX为了加快操作速度，在动态存储器中专门设计了针为了加快操作速度，在动态存储器中专门设计了针对读改写指令的时序，遇到读改写指令，对读改写指令的时序，遇到读改写指令，存储器自动用该时序进行操作。存储器自动用该时序进行操作。读改写操作：读改写操作：97tRASRASCAS地地址址行行地地址址列列地地址址tCRWtASR有有效效数数据据输输出出tCRPtCAC高高阻阻状状态态WRDIN有有效

31、效tCWDDOUTtOFF图 DRAM2164的读改写操作的时序98u读改写操作读改写操作类似于读操作和写操作的结合，在行选通和列选类似于读操作和写操作的结合，在行选通和列选通同时有效的情况下通同时有效的情况下:写信号高电平，先读出写信号高电平，先读出在在CPUCPU内修改后内修改后, ,写信号变低，再实现写入写信号变低，再实现写入。99tRASRASCAS地地址址行行地地址址tASR高高阻阻状状态态DOUT图5.39 DRAM2164的刷新过程Refresh100u采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新由刷新计数器送出行地址，并使由刷新计数器送出行地址，并使RAS RAS 有效

32、。有效。由由RASRAS把刷新地址锁存进行地址锁存器，则选中把刷新地址锁存进行地址锁存器，则选中的的4 4128128个单元（个单元（一行一行）都读出和重写。）都读出和重写。列选通信号在刷新过程中无效，所以没有数据输列选通信号在刷新过程中无效，所以没有数据输入与输出。入与输出。存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新DRAMDRAM必须每隔固定时间就刷新必须每隔固定时间就刷新101刷新操作：刷新操作：由于存储单元中存储信息的电容上的电由于存储单元中存储信息的电容上的电荷会泄漏，所以要在一定的时间内，对存储荷会泄漏，所以要在一定的时间内，对存储单元进行刷新操作，补充电荷。单元

33、进行刷新操作，补充电荷。102特点：特点：(1)(1)地址引线复用，采用行地址和列地址来确地址引线复用，采用行地址和列地址来确定一个单元；定一个单元； (2)(2)行、列地址分时传送，共用一组地址信号行、列地址分时传送，共用一组地址信号 线；线；外部外部地址信号线的数量仅为同等容量地址信号线的数量仅为同等容量SRAMSRAM芯片的一半。芯片的一半。DRAM103 4. 2164A在系统中的连接与系统连接图与系统连接图104下面以PCX T微型机动态存贮器为例，说明该系统中DRAM的工作及刷新过程。 1. 行列控制信号的形成 2. DRAM的读写 3. 刷新DRAM的连接使用的连接使用105图5

34、.40 PC/XT机DRAM行（ ）列（ ）形成电路 RASCASA0A1A2A3A4A5A6A7PROMA19A18A17A16SW3SW4Q2Q1Q0BACGY0Y1Y2Y3G2AG2BCAS0CAS1CAS2CAS3&G2BLS138ABCG2A5VDACK01&G延迟线100ns60ns&MEMWMEMR&AENMEMRMWTCRAMADSELY4Y5&Y6Y7RAS0RAS1RAS2RAS3ADDRSELLS138106图5.41 DRAM读写简化电路 A0A14ABA0A15LS158S2164A0A7RAS0CAS0WERAS0CAS0MEMWADDSELLS245BAD0D7D

35、RMEMRED0D7RAMADSEL107 将多个DRAM芯片，安装在一块小电路板上，就构成内存条内存条。5.3.4 内存条内存条 内存条为后期发展的、在目前流行使用的存储器印刷电路小板条。主板上不再安装基本内存，而是根据用户需要在专用的插座上插入内存条。108109 SIMM(Single In_Line Memory Modules)单排直插式存储器模块DIMM(Double In_Line Memory Modules ）双排直插式存储器模块110 80386时代是SIMM30线。8bit规格和16bit规格。 80486时代是SIMM72线。32bit规格。 Pentium时代是DIM

36、M168线。64 bit规格。 DDR DIMM 是184PIN。 64 bit规格。 DDR2 DIMM 是240PIN。 64 bit规格。 DDR3最高能够达到1600Mhz的规格。引脚数目 ： 240。 数据线宽度：64 bit规格。工作电压： 1.5V核心频率： 200MHZ传输带宽： 12800MB/s Dual Data Rate11130线线SIMM72线线SIMM168线线DIMM184线线DIMM1125.4.15.4.1 掩膜掩膜ROM 5.4.25.4.2 可编程可编程ROM 5.4.35.4.3 EPROM 5.4.4 EEPROM5.4.4 EEPROM5.4.55

37、.4.5 FLASH FLASH113只读存储器（只读存储器（ROM）是一种工作时只能读出，不能写入信是一种工作时只能读出，不能写入信息的存储器。在使用息的存储器。在使用ROMROM时，其内时，其内部信息是不能被改变的。部信息是不能被改变的。Read Only Memory只要一接通电源，里面的程序和数据就能只要一接通电源，里面的程序和数据就能读出使用。读出使用。114特点：特点：(1) 器件制造厂在制造时编制程序器件制造厂在制造时编制程序,用户用户不能修改。不能修改。 (2) 用于产品批量生产。用于产品批量生产。 (3) 可由二极管和三极管电路组成。可由二极管和三极管电路组成。 5.4.1

38、掩膜掩膜ROM115 5.4.1 掩膜掩膜ROM（续）（续）A0A100011011D3D2D1D0VDD字线字线0字线字线1字线字线2字线字线3地地址址译译码码器器116可编程ROM（PROM）是一种允许用户编程一次的ROM，其存储单元通常用二极管或三极管实现。如图所示存储单元的双极型三极管的发射极串接了一个可熔金属丝，出厂时，所有存储单元的熔丝都是完好的。只能进行一次编程。 PROM 可编程只读存储器可编程只读存储器117 PROM 可编程只读存储器（续）可编程只读存储器（续）118特点：特点：(1) 出厂时里面没有信息。出厂时里面没有信息。 (2) 用户根据自己需要对其进行设置用户根据自

39、己需要对其进行设置(编程编程)。 (3) 只能使用一次，一旦进行了编程不能擦只能使用一次，一旦进行了编程不能擦除片内信息。除片内信息。 119在实际工作中，一个新设计的程序往往需在实际工作中，一个新设计的程序往往需要经历调试、修改过程，如果将这个程序要经历调试、修改过程，如果将这个程序写在写在5.4.3EPROM 可擦除可编程只读存储器可擦除可编程只读存储器120DSVcc位线输出位线浮栅管行线5.4.3EPROM 可擦除可编程只读存储器（续）可擦除可编程只读存储器（续）121drain electrode 漏极漏极 场效应晶体管场效应晶体管FETFET的漏极，相当于三极管的的漏极，相当于三极

40、管的 发射极发射极 source electrode源极源极 场效应晶体管（场效应晶体管（Field Effect TransistorField Effect Transistor） 的源极，的源极，相当于三极管的集电极相当于三极管的集电极 gate electrode 栅极栅极 场效应晶体管场效应晶体管FETFET的栅极，相当于三极管的的栅极，相当于三极管的基极基极 122n在漏源在漏源极极之间加上之间加上+25V+25V的电压的电压n结合编程脉冲，形成高压脉冲n漏源极被瞬间击穿，电子通过漏源极被瞬间击穿，电子通过SiO2SiO2绝缘层注入绝缘层注入到浮动栅，浮动栅内有大量的负电荷。到浮动

41、栅，浮动栅内有大量的负电荷。n当高电压去除后，由于浮动栅周围是当高电压去除后，由于浮动栅周围是SiO2SiO2绝缘绝缘层，负电荷无法泄漏，在层，负电荷无法泄漏，在N N基体内形成导电沟道。基体内形成导电沟道。n编程n使栅极带电荷： 高压+脉冲1 1EPROMEPROM原理：原理：123nEPROM芯片上方有一个石英玻璃窗口n当一定光强的紫外线透过窗口照射时，给电子足够的能量。所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。n一般照射2030分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。n擦除n方法：紫外线照射1 1EPROMEPROM原理（续）：原理（续）：1

42、24特点：特点：(1) 可以多次修改擦除。可以多次修改擦除。 (2) EPROM通过紫外线光源擦除通过紫外线光源擦除(编程后，编程后，窗口应贴上不透光胶纸窗口应贴上不透光胶纸)。(3) 整片整片擦除。除。 12522764芯片芯片类型： EPROM芯片型号： intel2764容量： 8K8bit引线图： 如图所示 126 2716 2716引脚图引脚图 27642764引脚图引脚图 12345678910111213142827262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9PGMNCA11OEA10CED7D6D5D4D

43、3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2VCCA8A9VPPOEA10CED7D6D5D4D3/PGMGNDGND127A0A12 13条地址信号输入线D0D7 8条数据线 片选允许输入端CECE 输出允许端OEOE 为编程脉冲输入端PGMPGM128 27128 27128引脚图引脚图 2725627256引脚图引脚图 12345678910111213142827262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9PGMA13A11OEA10

44、CED7D6D5D4D312345678910111213142827262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9A14A13A11OEA10CED7D6D5D4D3/PGMGNDGND129 2764 2764逻辑图逻辑图 2712827128逻辑图逻辑图 CECEOEOEA12A0D7D0CECEOEOEA13A0D7D0130 2764在使用时，仅用于将其存贮的内容读出。其过程与RAM的读出十分类似。即送出要读出的地址，然后使 和 均有效(低电平)，则在芯片的D0D7上就可以输出要读出的数据。其过程如下所示。 CE

45、OE32764的连接使用131EPROM的读出过程 15G1133地址线一分为三(强调)高位地址线片内地址线使能端输入端A19A18A17A16A15A14A13A12A0片内地址线：片内地址线：比如：比如：A0A12 A0A12 直接连直接连连输入端地址线：连输入端地址线：比如：比如：A13A14A15 A13A14A15 顺序直连顺序直连 134译码器连接的两个难点连使能端的地址线：连使能端的地址线：比如：比如：A19A18A17A16A19A18A17A16译码器输出连片选：译码器输出连片选：比如：比如：A15A14A13A15A14A13的的编码编码对应对应dede输出输出 1354E

46、PROM的编程 (1) 擦除 (2) 编程 标准编程。 图5.16 EPPOM27C040 1234567891011121314151632313029282726252423222120191817VPPA16A15A12A7A6A5A4A3A2A1A0D0D1D2地VCCA18A17A14A13A8A9A11GA10ED7D6D5D4D3512K8bit=4Mbit136A0A18 19条地址信号输入线D0D7 8条数据线VPP 编程高电压 输出允许信号G G 片允许信号，编程时，此 端加编程脉冲。E E137图5.17 EPPOM27C040的编程时序 138图5.18 27C040快

47、速编程流程图 开 始取首地址VCC6.5V,VPP13V加编程脉冲100地址全写完?取首地址X0校验一个字节最后一个地址完?VCCVPP5V校验所有单元对对结 束取下一个地址N取下一个地址N加编程脉冲100X1XX10?N器件损坏错Y错YYss1395.4.4 EEPROM1401EEPROM概述制造工艺： 双层浮空栅擦除和编程： 用高电压存储原理： 隧道效应现场片： 是 141 浮栅隧道氧化层浮栅隧道氧化层MOS管管Flotox(Floating gate Tunnel Oxide)：浮栅与漏区间的氧化物层极薄（：浮栅与漏区间的氧化物层极薄（20纳纳米以下），称为隧道区。当隧道区电场大于米以

48、下），称为隧道区。当隧道区电场大于107V/cm时时隧道区双向导通。隧道区双向导通。 当隧道区的等效电容当隧道区的等效电容极小时，加在控制栅和极小时，加在控制栅和漏极间的电压大部分降漏极间的电压大部分降在隧道区，有利于隧道在隧道区，有利于隧道区导通。区导通。擦除和写入均利擦除和写入均利用隧道效应用隧道效应142特点：特点：(1) (2) (2) 现场片现场片1432典型EEPROM芯片芯片类型： EPROM芯片型号： NMC98C64A容量： 8K8bit引线图： 如图5.19所示 144图 EEPROM98C64AREADY/BUSY12345678910111213142827262524

49、232221201918171615A12A7A6A5A4A3A2A1A0D0D1D2GNDVCCWENCA8A9A11OEA10CED7D6D5D4D3(1) 98C64A的引脚145A0A12 13条地址信号输入线D0D7 8条数据线 片选允许输入端CECE 输出允许端OEOE 写允许端WEWE 是漏极开路输出端，当写入数据时该信号变低，数据写完后，该信号变高。Ready/B Bu us sy y146 EEPROM98C64A工作过程如下所述。 读出数据。 写入数据。 (2) 98C64A的工作过程147图5.20 EEPROMNMC98C64A的写入时序 148 EEPRO可以很方便地

50、接到微机系统中。图5.21就是将98C64A连接到8088总线上的连接图。 3连接使用149D0D7A0A1A12WEOEMEMWMEMRIO/M&1111CE接口地址10 k5VREAD/BUSYA12A0A1D0D7A13A14A15A16A17A18A19D098C64A系统总线信号图5.21EEPROM 98C64A的连接使用150D0D7A0A1A12WEOEMEMWMEMRIO/M&1111CE接口地址10 k5VREAD/BUSYA12A0A1D0D7A13A14A15A16A17A18A19D098C64A系统总线信号图5.21EEPROM 98C64A的连接使用151 例如下