第9章组合逻辑电路ppt课件.pptx

《第9章组合逻辑电路ppt课件.pptx》由会员分享，可在线阅读，更多相关《第9章组合逻辑电路ppt课件.pptx（147页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第9章 组合逻辑电路电子技术基础第9章 组合逻辑电路 本章主要讲述了组合逻辑电路的定义、特点，组合逻辑电路的分析方法和设计方法，常用MSI组合逻辑模块（编码器、译码器、比较器、数据分配器、数据选择器和加法器）的功能及应用，以及组合逻辑电路中的竞争与冒险现象。第9章 组合逻辑电路 9.1 组合逻辑电路概述 对于数字逻辑电路，当其任意时刻的稳定输出仅仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路。 1组合逻辑电路的方框图及特点 组合逻辑电路示意框图如图9-1所示。第9章 组合逻辑电路第9章 组合逻辑电路 组合逻辑电路基本构成单元为门电路，组合逻辑电路

2、没有输出端到输入端的信号反馈网络。假设组合电路有n个输入变量为 ， m个输出变量为 ，根据图9-1可以列出m个输出函数表达式：第9章 组合逻辑电路 从输出函数表达式可以看出，当前输出变量只与当前输入变量有关，也就是说，组合逻辑电路无记忆性。所以组合电路是无记忆性电路。 2组合逻辑电路逻辑功能表示方法 组合逻辑电路逻辑功能是指输出变量与输入变量之间的函数关系，表示形式有输出函数表达式、逻辑电路图、真值表、卡诺图等。第9章 组合逻辑电路 3组合逻辑电路分类 1）按组合电路逻辑功能分类 常用的组合电路有加法器、数值比较器、编码器、译码器、数据选择器和数据分配器等。由于组合电路设计的功能可以是任意变化

3、的，所以这里只给出基本功能分类。 2）按照使用门电路类型分类 有TTL、CMOS等类型。 3）按照门电路集成度分类 有小规模集成电路SSI、中规模集成电路MSI、大规模集成电路LSI、超大规模集成电路VLSI等。第9章 组合逻辑电路 9.2 组合逻辑电路的分析和设计 9.2.1 组合逻辑电路的分析 由给定的组合逻辑电路图通过一定的步骤推导出其功能的过程，称为组合逻辑电路的分析。 1组合逻辑电路的分析步骤： 这里所讨论的是小规模集成组合电路的分析步骤。 （1）根据给定的逻辑电路图分析电路有几个输入变量、输出变量，写出输出变量与输入变量的逻辑表达式，有若干个输出变量就要写若干个逻辑表达式； （2）

4、对所写出的逻辑表达式进行化简，求出最简逻辑表达式； （3）根据最简的逻辑表达式列出真值表； （4）根据真值表说明组合电路的逻辑功能。第9章 组合逻辑电路 2组合逻辑电路分析举例： 【例9-1】试分析图9-2所示组合电路的逻辑功能。 第9章 组合逻辑电路 解：根据组合逻辑电路分析步骤： （1）图9-2有四个输入变量A、B、C、D，一个输出变量Y；根据图9-2写出Y的逻辑表达式。 （2）由于Y的逻辑表达式不能再化简，所以直接进入第三步骤，列出Y与A、B、C、D关系的真值表，如表9-1所示。 （3）根据真值表说明组合电路功能。从表9-1，我们可以看出，当输入变量A、B、C、D中奇数个变量为逻辑1时，

5、输出变量Y等于1，否则Y输出为0，所以图9-1电路是输入奇数个1校验器。第9章 组合逻辑电路 9.2.2 组合逻辑电路的设计 根据设计要求，设计出符合需要的组合逻辑电路，并画出组合逻辑电路图，这个过程称为组合逻辑电路的设计。下面从小规模组合逻辑电路出发，说明组合逻辑电路的设计步骤。 1组合逻辑电路设计步骤 （1）根据设计要求，确定组合电路输入变量个数及输出变量个数； （2）确定输入变量、输出变量。并将输入变量两种输入状态与逻辑0或逻辑1对应；将输出变量两种输出状态与逻辑0或逻辑1对应； （3）根据设计要求，列真值表； （4）根据真值表写出各输出变量的逻辑表达式； （5）对逻辑表达式进行化简，写

6、出符合要求的最简的逻辑表达式； （6）根据最简逻辑表达式，画出逻辑电路图。第9章 组合逻辑电路 2组合逻辑电路设计举例 【例9-2】某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的消耗功率是A的两倍。这些雷达由两台发电机X、Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是雷达A和C的功率消耗总和。要求设计一个组合逻辑电路，能够根据各雷达的启动、关闭信号，以最省电的方式开、停电机。 解：根据组合逻辑电路的设计步骤： （1）确定输入变量个数为3个，输出变量个数2个； （2）输入变量为A、B、C，设定雷达启动状态为逻辑1，雷达关闭为逻辑0；输出变量为X、Y，设定

7、电机开状态为逻辑1，关状态为逻辑0。 （3）根据输入与输出变量的逻辑关系，列真值表9-2。 （4）根据真值表，直接画卡诺图进行化简。卡诺图如图9-3所示。第9章 组合逻辑电路第9章 组合逻辑电路 （5）写出最简表达式 （6）根据最简表达式画出逻辑电路图如图9-4所示。第9章 组合逻辑电路 【例9-3】设计一个表决电路，该电路有3个输入信号，输入信号有同意及不同意两种状态； 当多数同意时，输出信号处于通过的状态，否则处于不通过状态，试用与非门设计该逻辑电路。 解：根据组合逻辑电路的设计步骤： （1）确定输入变量个数为3个，输出变量个数1个； （2）输入变量为A、B、C，设定输入同意状态为逻辑1，

8、不同意为逻辑0；输出变量为Y，设定通过状态为逻辑1，不通过状态为逻辑0。 （3）根据输入与输出变量的逻辑关系，列真值表9-3。第9章 组合逻辑电路 （4）根据真值表，直接画卡诺图进行化简。卡诺图如图9-5所示。 （5）写出最简表达式 第9章 组合逻辑电路 （6）根据最简与非与非表达式画出逻辑电路图如9-6所示。第9章 组合逻辑电路 9.3 常用组合逻辑电路 在数字系统设计中，其中有些逻辑电路经常出现在各种数字系统中，这些逻辑电路包含译码器、编码器、数据选择器、数据分配器、加法器、比较器、乘法器码组变换器等。将这些逻辑电路制成中规模标准组合模块电路，称为中规模标准组合模块电路。下面分别介绍这些逻

9、辑电路。第9章 组合逻辑电路 9.3.1 编码器 在数字电路中，编码器是指将输入信号用二进制编码形式输出的器件。如图9-7所示， 假设有N个输入信号要求编码，最少输出编码位数为m，则应满足第9章 组合逻辑电路 1二进制编码器 对输入 个信号用n位二进制编码输出的逻辑电路称为编码器。以2位输出编码为例，说明二进制编码器的设计原理。 2位二进制编码器有4个要求编码的输入信号： ，2个输出信号： ；根据输入信号编码要求唯一性，即当输入某个信号要求编码时，其它3个输入不能有编码要求。并假设 为高电平时要求编码，其对应 为00，同理， 为高电平时对应 为01， 为高电平时对应 为10， 为高电平时对应

10、为11，列出真值表如表9-4所示。第9章 组合逻辑电路第9章 组合逻辑电路根据真值表写出逻辑表达式： 根据式（9-3）、式（9-4）画出2位二进制编码器逻辑图，如图9-8所示。第9章 组合逻辑电路 从表9-4二进制编码器真值表我们可以看出，当输入信号同时出现两个或两个以上信号要求编码时，该二进制编码器逻辑电路将出现编码错误，此时，应使用二进制优先编码器。下面以3位优先编码器为例说明优先编码器设计原理。第9章 组合逻辑电路 23位二进制优先编码器设计原理第9章 组合逻辑电路第9章 组合逻辑电路表9-5中的表示取值可以为0或1。根据表9-5所示逻辑功能，写出逻辑表达式： 根据式（9-5）、式（9-

11、6）、式（9-7）画出逻辑电路图，如图9-9所示。第9章 组合逻辑电路第9章 组合逻辑电路 3集成8线3线优先编码器 图9-10是8线3线优先编码器74LS148、74148的图形符号表示图，表9-6为其真值表。第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路 4集成10线4线优先编码器 根据8线4线优先编码器的设计方法，可以设计10线4线优先编码器，将它封装在一个芯片上，便构成10线4线集成优先编码器，图9-12为74LS147、74147图形符号表示，表9-7为对应的真值表。第9章 组合逻辑电路第9章 组合逻辑电路 5

12、码组变换器码组变换器 码组变换器是将输入的一种编码转换为另一种编码输出码组变换器是将输入的一种编码转换为另一种编码输出的电路。输入编码及输出编码的种类不同，则码组变换的电路。输入编码及输出编码的种类不同，则码组变换器的电路构成也不同。下面以器的电路构成也不同。下面以8421BCD码与余码与余3码的转换码的转换电路为例，说明码组变换器的构成原理。电路为例，说明码组变换器的构成原理。 【例例9-4】用集成用集成4位加法器及少量门电路构成位加法器及少量门电路构成8421BCD码码与余与余3码的转换电路。码的转换电路。 解：根据题意，该电路要进行解：根据题意，该电路要进行8421BCD码与余码与余3码

13、的双向码的双向转换，设转换，设C为转换控制信号，为转换控制信号，C=0时进行时进行8421BCD码到余码到余3码的转换，否则进行余码的转换，否则进行余3码到码到8421BCD码的转换，列出码的转换，列出8421BCD码与余码与余3码的转换的真值表如表码的转换的真值表如表9-8所示所示。第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路 9.3.2 译码器 译码是编码的逆过程，译码器是将输入的二进制代码转换成相应的控制信号输出的电路。下面以3线8线二进制译码器为例，说明二进制译码器的设计原理。第9章 组合逻辑电路第9章 组合逻辑电路 根据真值表，直接写出输出信号的逻辑表达式： 从二进制

14、译码器的逻辑表达式可以看到，输出为低电平有效时，输出表达式为以输入信号为自变量的最小项的非，这样，可以用译码器加与非门构成逻辑函数表达式。第9章 组合逻辑电路 2集成3线8线译码器 将设计好的3线8线译码器封装在一个集成芯片上，便成为集成3线8线译码器，图9-14为74LS138、74138图形符号，相应的真值表如表9-10所示。 第9章 组合逻辑电路第9章 组合逻辑电路 下面以用集成3线8线二进制译码器构成4线16线译码器为例，说明译码器的扩展方法。 （1）确定译码器的个数：由于输出有16个信号，至少需要2个3线8线二进制译码器； （2）扩展后输入的二进制代码有4个，除了使用芯片原有的3个二

15、进制代码输入端作为低3位代码输入外，还需要在3个选通控制端中选择一个作为最高位代码输入端。 具体的逻辑电路如图9-15所示。 第9章 组合逻辑电路第9章 组合逻辑电路 3集成8421BCD输入4线10线译码器 以前面介绍的3线8线译码器的设计方法设计8421BCD输入4线10线译码器，并将它封装在一个集成芯片中便构成集成8421BCD输入4线10线译码器，型号为74LS42、7442。如图9-16所示，相应的真值表如表9-11所示。第9章 组合逻辑电路第9章 组合逻辑电路4显示译码器与二进制译码器不同，显示译码器是用来驱动显示器件的译码器。而要分析显示译码器的原理，应先了解显示器件类型及工作原

16、理，下面先对常用的显示器件做一个介绍，然后对显示译码器的设计原理进行分析。1）半导体显示器件某些特殊的半导体材料做成的PN结，在外加一定的电压时，能将电能转化成光能的这种特性，利用这种PN结发光特性制作成显示器件，称为半导体显示器件。常用半导体显示器件有单个的发光二极管及由多个发光二极管组成的LED数码管的显示器件，如图9-17所示。 第9章 组合逻辑电路 半导体显示器件工作时，发光二极管需要一定大小的工作电压及电流。一般地，发光二极管的工作电压为1.53V，工作电流为几到十几毫安，视型号不同而有所不同。驱动电路可以由门电路构成，也可以由三极管电路构成。如图9-18所示，调整电阻R的大小，可以

17、改变发光二极管D的亮度，使发光二极管正常工作。第9章 组合逻辑电路 LED数码管有共阴极数码管与共阳极数码管两种接法。如图9-19所示，在构成显示译码器时，对于LED共阳极数码管，要使某段发亮，该段应接低电平；对于LED共阴极数码管，要使某段发亮，该段应接高电平。 半导体显示器件的优点是体积小、工作可靠、寿命长、响应速度快、颜色丰富。缺点是功耗较大。第9章 组合逻辑电路 2）液晶显示器件 液晶显示元件（LCD）是一种平板薄型显示器件。由于它的驱动电压低，工作电流非常小，与CMOS电路结合可以构成微功耗系统，广泛应用在电子钟表、电子计算机、各种仪器和仪表中。 液晶是一种介于晶体和液体之间的化合物

18、。常温下既具有液体的流动性和连续性，又具有晶体的某些光学特性。液晶显示器件本身不发光，但在外加电场作用下，产生光电效应，调制外界光线使不同的部位显现反差来达到显示目的。液晶显示器件由一个公共极和构成七段字形的7个电极构成。图9-20（a）是字段a的液晶显示器件交流驱动电路，图9-20（b）是产生交流电压的工作波形。当a为低电平时，液晶两端不形成电场，无光电效应，该段不发光；当a为高电平时，液晶两端形成电场，有光电效应，该段发光。第9章 组合逻辑电路第9章 组合逻辑电路 3）显示译码器 现以驱动共阳极LED数码管的8421BCD码七段显示译码器为例，说明显示译码器的设计原理。 如图9-21所示，

19、显示译码器的输入信号为8421码，输出为对应下标的数码管7段控制信号。第9章 组合逻辑电路 根据共阳极LED数码管特点，当某段控制信号为低电平时，该段发亮，否则该段不亮。由于显示译码器是将8421BCD码转换成十进制数显示控制信号，如图9-22所示，当输入不同的BCD码，输出应控制每段LED数码管按下列方式发亮。 根据图9-22，列出相应的真值表，如表9-12所示。第9章 组合逻辑电路第9章 组合逻辑电路 根据表9-12，画出卡诺图化简，卡诺图如图9-23所示。第9章 组合逻辑电路 根据图9-21，写出最简输出表达式：第9章 组合逻辑电路 根据共阳极数码管发光原理，译码器输出信号为低电平时，才

20、能使数码管发光。因此，LED数码管的阳极接电源正极，阴极接译码器输出信号。由于LED数码管发光需要有一定的工作电流，显示译码器输出信号必须要有足够的带灌电流负载的能力，以驱动LED相应的段发光。在译码器的输出端需串联一个限流电阻R。具体电路如图9-24所示。 第9章 组合逻辑电路第9章 组合逻辑电路 4）集成显示译码器 由于显示器件种类较多，因此集成显示译码器种类也有很多。在使用译码器时，应根据显示器件的类型，选择不同的显示译码器，具体集成显示译码器的介绍，请参照有关集成电路大全资料。第9章 组合逻辑电路 9.3.3 数据分配器 如图9-25所示，根据m位地址输入信号，将1个输入信号传送到 个

21、输出端中某1个输出端中的器件称为数据分配器。 第9章 组合逻辑电路 下面以1路4路数据分配器为例，说明数据分配器的设计原理。 11路4路数据分配器第9章 组合逻辑电路 根据数据分配器定义及图9-27，列出1路4路数据分配器真值表。如表9-13所示。第9章 组合逻辑电路第9章 组合逻辑电路 根据真值表，写出输出信号逻辑表达式 根据式（9-23）式（9-26）画出1路4路逻辑电路图，如图9-27所示。第9章 组合逻辑电路 从图9-27可以看出，如果将地址输出 作为二进制编码输入，D作为选通控制信号，则数据分配器就成为二进制译码器，所以数据分配器完全可以用二进制译码器代替。 2集成数据分配器 由于数

22、据分配器可以用二进制译码器代替，则集成二进制译码器也是集成数据分配器。如集成2线4线二进制译码器74LS139也是集成1路4路数据分配器；如集成3线8线二进制译码器74LS138也是集成1路8路数据分配器。第9章 组合逻辑电路 9.3.4 数据选择器 如图9-28所示，数据选择器是指 为正整数）个输入信号，根据m个地址输入信号，选择一个输入信号传送到输出端的器件。数据选择器也称为多路选择器或多路开关。 第9章 组合逻辑电路 下面以4选1数据选择器为例，说明数据选择器的设计原理。 14选1数据选择器 如图9-29所示，4选1数据选择器有4个输入信号、2个地址输入信号，1个输出信号，根据数据选择器

23、定义及图9-29，列出真值表，如表9-14所示。第9章 组合逻辑电路第9章 组合逻辑电路 根据真值表，写出逻辑表达式： 由于数据选择器的输出表达式是变量 的标准与或式，因此，数据选择器可以作为函数发生器，这将在以后小节中介绍。第9章 组合逻辑电路 28选选1数据选择器数据选择器 8选选1数据选择器的图形符号如图数据选择器的图形符号如图9-30所示。相应的真所示。相应的真值表如表值表如表9-15所示。所示。 第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路 3集成数据选择器的扩展 如果设计的数据选择器输入信号的个数多于所选数据选择器输入信号的个数，这时可以选择芯片的扩展。下面以2片8

24、选1数据选择器扩展为16选1数据选择器为例说明数据选择器的扩展方法。 在芯片扩展时，选通控制端使用至关重要。由于16选1数据选择器有4个地址输入信号，因此，必须借助选通控制端来产生新的地址输入信号 。第9章 组合逻辑电路 如图9-31所示，芯片2的 ，芯片1的 ，而两个芯片的选通控制端在低电平时才有效，由于扩展后电路需要1个选通控制端，该选通控制端也为低电平有效，所以 通过1个或门接芯片1的选通控制端，另外 通过非门、然后通过或门接芯片2的选通控制端。第9章 组合逻辑电路第9章 组合逻辑电路 由于2个芯片有两组输出信号，根据芯片被禁止时输出状态 ，两芯片的Y通过或门产生1个新的状态输出端Y，两

25、芯片的 通过与门产生1个新的状态输出端 ，具体电路见图9-31。表9-16为图9-43逻辑电路图的真值表。第9章 组合逻辑电路第9章 组合逻辑电路 9.3.5 数值比较器 数字比较器是比较两个二进制数大小的电路。输入信号是两个要比较二进制数，输出为比较结果：大于、等于、小于。第9章 组合逻辑电路第9章 组合逻辑电路 根据式（9-30）、式（9-31）、式（9-32）画出一位数值比较器的逻辑电路图，如图9-32（a）所示。第9章 组合逻辑电路 24位数值比较器 如果是两个多位二进制数值比较器，其设计原理又如何？下面以4位数值比较器为例进行说明。第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合

26、逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路5）集成数值比较器将4位数值比较器电路封装在集成芯片中，便构成集成4位数值比较器。图9-34为4位数值比较器74LS85、7485的图形符号。表9-18为对应真值表。第9章 组合逻辑电路 由于集成数值比较器要考虑比较数值的位数扩展，因此增加了级联输入（AB）三个端，当4位比较数值相等时，由级联输入的值决定输出结果。状态输出FAB与M、G、L对应。 74LS85与CC14585的8位数值比较器扩展逻辑图如图9-35（a）、3-35（b）所示。 第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路 9.3.6 加法器 1半加器 1）半加器定义

27、 两个1位二进制数相加的加法电路称为半加器。 2）半加器的设计原理第9章 组合逻辑电路第9章 组合逻辑电路 根据式（9-37）、式（9-38）画出逻辑电路图如图9-36（a）所示，图9-36（b）为半加器的图形符号。 第9章 组合逻辑电路第9章 组合逻辑电路解：由于半加器由异或门和与门构成，这4个逻辑函数也是由这两种逻辑运算构成，所设计的逻辑电路图如图9-37所示。 2全加器 1）一位全加器 两个多位二进制数中的某一位的加法运算电路，称为一位全加器。 2）一位全加器的设计原理第9章 组合逻辑电路根据图9-38列一位全加器真值表如表9-20所示。第9章 组合逻辑电路 根据根据表表9-20真值表，

28、对输出变量用卡诺图化简，如真值表，对输出变量用卡诺图化简，如图图9-39所示所示。第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路 3加法器 实现多位二进制数相加的电路称为加法器。根据加法器进位方式不同，加法器分为串行进位加法器和超前进位加法器。 1）4位串行进位加法器 串行进位加法器是指全加器进位输出端接到另一个全加器的进位输入端，其它以此类推所构成的多位加法器。以4位串行加法器为例，逻辑电路图如图9-42所示。第9章 组合逻辑电路 串行进位加法器虽然接法简单，但是由于后一位的加法运算必须前面几位的加法运算完成产生进位后才能进行，所以这种加法器只适用于位数少的加法器，当加法的位数

29、较多时，为了提高运算速度，可以用超前进位加法器。第9章 组合逻辑电路 2）超前进位加法器 所谓的超前进位加法器，是指在作多位加法时，各位的进位输入信号直接由输入二进制数通过超前进位电路产生，由于该电路与每位加法运算无关，所以可以加快加法运算速度。以4位二进制加法器为例，说明超前进位加法器工作原理。 一位全加器的进位重写为：第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路超前进位加法器由于采用了超前进位工作方式，可以用在高速加法电路中。 9.4 用中规模集成电路实现组合逻辑函数 6.4.1 用集成数据选择器实现组合逻辑函数 数据选择器加少量门电

30、路可以实现任意逻辑函数，具体步骤如下： （1）根据数据选择器的地址输入端的个数，确定逻辑函数变量与地址输入端对应关系。 写出对应地址输入变量的逻辑函数标准与或式。 （3）将逻辑函数标准与或式各最小项前的系数（该系数可能是一个逻辑表达式）与数据选择器数据输入一一对应，写出数据选择器数据输入端的逻辑表达式。 （4）将步骤一确定的变量作为数据选择器地址输入，用少许门电路实现数据输入端的逻辑表达式，画出最终的逻辑电路图。 下面举例说明。第9章 组合逻辑电路 【例9-6】用数据选择器74LS153实现逻辑函数 。 解： 74LS153是一个双4选1数据选择器，其图形符号如图9-45所示，真值表如表9-2

31、1所示。 第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路 9.4.2 用译码器实现组合逻辑函数 集成译码器加少量逻辑门可以构成任意组合逻辑函数。以输出低电平有效的二进制译码器为例说明译码器构成逻辑函数步骤： （1）根据函数自变量个数确定译码器输入编码位数； （2）将函数自变量与译码器输入编码一一对应； （3）写出函数的标准与或式； （4）函数的标准与或式转换成与非与非式 （5）然后用译码器加与非门构成逻辑函数。 下面以3线8线二进制译码器74LS138为例说明设计过程。第9章 组合逻辑电路第9章 组合

32、逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路 9.4.3 用加法器实现组合逻辑函数 用加法器实现组合逻辑函数只适用于某些特殊情况，如逻辑函数有加、减、乘法等算术运算，或某些有加、减关系的码组变换等。否则用加法器实现逻辑函数失去加法器的优势，将使电路复杂。下面举两例加以说明。第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路 9.5 组合电路中的竞争冒险 9.5.1 组合电路中的竞争冒险现象 前面分析和设计组合逻辑电路时，是在输入、输出处于稳定的逻辑电平下进行的。

33、实际上，如果输入到门电路的两个信号同时向相反方向跳变，则在输出端将可能出现不符合逻辑规律的尖峰脉冲，如图9-53所示。第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路 9.5.2 组合电路中的竞争冒险判别方法 在输入变量每次只有一个状态发生改变的简单情况下，可以通过输出逻辑表达式或卡诺图来判断逻辑电路是否存在竞争冒险现象。 第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路 9.5.3 组合电路中的竞争冒险消除方法 1封锁脉冲法 为了消除由于竞争冒险引起的尖峰脉冲，可以在可能引起竞争冒险的门电路输入端引入封锁脉冲

34、，当输入信号在可能发生竞争冒险期间，封锁信号通过门电路，当输入信号稳定后，允许输入信号通过门电路。一般地，封锁脉冲宽度应大于输入信号从一个稳定状态过渡到新的稳定状态的时间。如图9-56所示。 第9章 组合逻辑电路第9章 组合逻辑电路 2选通脉冲法 为了消除由于竞争冒险引起的尖峰脉冲，可以在可能引起竞争冒险的门电路输入端引入选通脉冲，选通脉冲作用在输出状态已经从一个状态过渡到一个新的状态后，如图9-57所示。此时L输出信号变为脉冲形式，在选通脉冲作用器件输出才有效。第9章 组合逻辑电路第9章 组合逻辑电路 3接入滤波电容法 由于竞争冒险所引起是尖峰脉冲，宽度很小，因此，可以在门电路的输出端加一个

35、滤波电容，消除尖峰脉冲，如图9-58所示，一般，TTL门电路， 大小为几十或几百皮法即可。 第9章 组合逻辑电路 4增加冗余项方法第9章 组合逻辑电路第9章 组合逻辑电路第9章 组合逻辑电路本章小结本章首先介绍了以门电路和逻辑代数为基础的小规模组合逻辑电路分析方法和设计方法。强调了设计步骤，并通过举例说明分析与设计过程。其次介绍了中规模常用集成组合逻辑电路，比如半加器、全加器、数值比较器、编码器、译码器、数据选择器和数据分配器等，重点介绍了这些芯片的电路设计原理、图形符号、真值表及扩展方法，强调如何选用合适的芯片。介绍了用中规模常用集成组合逻辑电路如数据选择器、译码器、加法器等实现组合函数，具体介绍了用每种芯片设计组合函数的步骤、注意事项等。最后介绍了组合逻辑电路的竞争冒险，介绍了组合电路竞争冒险的判别方法及消除方法。本章应重点掌握小规模组合电路的分析及设计方法，看懂中规模集成电路真值表、并能熟练运用中规模集成电路数据选择器、译码器、加法器实现组合逻辑函数，了解组合电路竞争冒险的判别方法，掌握每次只有一个输入变量发生改变的简单情况下，通过增加冗余项的方法消除竞争冒险的方法。第9章 组合逻辑电路