智力抢答器逻辑电路设计.doc

《智力抢答器逻辑电路设计.doc》由会员分享，可在线阅读，更多相关《智力抢答器逻辑电路设计.doc（14页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流智力抢答器逻辑电路设计.精品文档.目录一. 摘要（1）.二. 题目 (2）三. 综述（2）四. 方案的设计与分析（2） 4.1 方案选择（2）4.2 原理（3）五. 电路设计框图及功能描述（3） 5.1 逻辑框图（3）5.2 拨码开关模块（3）5.3 抢答清零模块（4）5.4 定时模块（5）5.5 音响模块（6）5.6 芯片参数及功能（7）5.6.1 74LS48芯片（7）5.6.2 74LS192芯片（8）5.6.3 555定时器（9）六. 调试波形（11）6.1 音响模块的仿真（11）6.1.1 音响仿真电路（11）6.1.2 音响仿真波

2、形（12）6.2 555定时器模块的仿真（12）6.2.1 555定时器仿真电路（13）6.2.2 555定时器仿真波形（13）七. 课程设计体会（13）附录 (44)附录 完整电路图 (15)附录 元器件清单 (16)参考文献（16）摘要智力竞赛抢答器是一个供参赛组进行智力竞赛的装置，该装置由主体电路与扩展电路组成。优先编码电路、锁存电路、译码电路将参赛组的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现记时功能，构成扩展电路。本文详细介绍了抢答器的设计方案、功能及在设计过程中所做的改进。关键词抢答

3、电路；定时电路；报警电路；时序控制第二章 题目智力竞赛抢答器逻辑电路设计第三章 综述智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现错误所以我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。在本次设计中，将主要设计一个定时抢答器。他要实现以下主要功能：（1）主持人可以控制系统的清零与抢答开始；（2）抢答器要有数据锁存与显示的功能。抢答开始后，若有

4、任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发声提示，同时其他人再按对应按钮无效；（3）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示。同时扬声器上发出短暂声响；（4）必答时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。（5）抢答时，当抢答开始后，指示灯应闪亮，当有某组强答时，指示灯灭，最先抢答一组的灯亮，并发出音响，同时驱动数码管显示组代号。第四章 方案的设计与分析4.1 方案选择一、 根据系统方框图的原理有两种设计方案可供选择。 1、选手触摸按钮后的信号首先进入RS触发器， CP

5、脉冲控制锁存效果，然后输出再进行编码，译码显示。 2、选手触摸按钮后的信号首先进行编码，然后利用74LS279锁存器，它的输出直接控制锁存功能，然后主持人开关控制锁存器的片选端，发挥清零作用。锁存器的输出直接进入译码器然后显示。考虑到线路连接的简洁选择第二种方案二、 驱动电路也有两钟方案可供选择： 1、可利用单稳电路控制延迟时间和分频器CC4060进行分频产生间歇式方波。 2、可采用单稳电路控制延迟时间和比较简单的振荡器线路，经比较选用施密特反相器构成的方波发生器比较简单，因为方波发生器的频率都比较低，所以选用555定时电路。4.2 原理根据要求应抢答器具有锁存、定时、显示功能。即当抢答开始后

6、，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来，以提醒主持人和选手。抢答时间设定30S。接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关,同时通过拨码开关为控制各组分数的加减。第五章 电

7、路设计框图及功能描述5.1 逻辑框图5.2 拨码开关模块的电路图:每组均有8421码拨码开关KS1，完成分数的增和减，每组为三位个，十，百位，每位可以单独进行加减。十位按 ”+” 一次表示加十,百位按 ”+” 一次表示加一百,反则减之。5.3 抢答清零模块电路图: 这部分电路由RS触发器完成，CD4043位三态RS锁存触发器，当S1按下时，Q1为1，这是或非门74LS25为低电平，封锁了其它阻的输入。Q1为1，使D1发光管发亮，同时也驱动音响电路鸣叫，实现声，光的指示。输入端采用了阻容方法，以防治开关抖动。 5.4 定时模块电路图:该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器7

8、4LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如上图所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，以后选手抢答无效，当进行抢答或必答使，主持人按动单次脉冲启动开关，使定时数据

9、置入计数器，同时使JK触发器翻转（Q=1）,定时器进行减计数定时，定时指示灯亮。当定时时间到，即减法计数器为“00”时，B0为“1”，定时结束，这是去控制音响电路鸣叫，并灭掉指示灯（JK触发器的Q1，Q0）。下面结合上图具体分析一下标准秒脉冲产生电路的原理。结合上图，图中电容C的放电时间和充电时间分别为于是从NE555的3端输出的脉冲的频率为，结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得，即秒脉冲。555定时器功能表输入输出uI1uI2uOV状态00导通2/31/310导通2/31/311截止2/31/31不变不变74LS

10、486 2 1 7 74LS487 6 2 374LS486 2 1 7 74LS487 6 2 374LS19274LS1925438 4+5V 14 0 0 1 18421拨码开关8421拨码开关0 0 0 0 CR555+5V脉冲指示 +10F762350.1F1kS 控制开关+5V15k68k+5V45+5V10k+5V、原理图 定时模块电路图5.5 音响模块电路图:由555定时器和三极管构成的报警电路如图11、4所示。其中555构成多谐振荡器，振荡频率fo143（RI2R2）C，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。音响电路图

11、5.6 芯片参数及功能:5.6.1 74LS48芯片74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，下面是这个元件的一些参数与应用技术等资料。5.6.2 74LS192芯片74LS192的引脚图74LS192功能表 输入 输出MRD3D2D1D0Q3Q2Q1Q01000000dcbadcba011 加计数011 减计数表其中：TCU 是加计数进位输出端，当加计数到最大数值时，TCU 发出一个低电平信号（平时为高电平）；TCD 为见计数借位输出端，当减计数到0时，TCD 发出一个低电平信号（平时为高电平），TCU 和TCD 负脉冲宽度等于时钟低电平

12、宽度。74LS192的预置数的计算：根据要求使用两片74LS192的异步置数功能构成三十进制减法计数器。30进制数器的预制数为N=（0011 0000）8421BCD=（30）D。74LS192（1）计数器从0011状态开始计数，因此，就因取D3D2D1D0=0011。；74LS192是计数器从0000状态开始计数，那么，就因取D3D2D1D0=0000。计数脉冲从CP端输入。它的计数原理十，每当地为计数器的BO端发出负跳变借位脉冲时，高位计数器减1计数。当高位计数器处于全0，同时在CPD=0期间，高位计数器BO=LD=0，计数器完成异步制数，之后BO=LD=1，计数器在CPD时钟脉冲作用下，

13、进入下一轮减计数。5.6.3 555定时器 DIS TH CO5678555定时器GND OUT 4321 555芯片图 555定时器，它基本原理是，由于电容C的两端的电压不能突变，定时器的2端电压低触发端为低电平，输出端3为高电平。电源经过R1、R2给电容C充电，当电容的电压充到电源电压的2/3时，555内部的MOS管导通，输出为低电平。接着电容通过R2和已经导通的MOS管放电，当电容的两端电压下降到低于1/3的电源电压时，MOS管截止电容放电停止，此时电源通过R1、R2再次向电容充电，如此反复，形成震荡，从而在3端得到时钟脉冲源输出，根据公式：周期T=（R1+2R2）Cln2=0.7（R1

14、+2R2）C它由3个阻值为5k的电阻组成的分压器、两个电压比较器C1和C2、基本RS触发器、放电BJT以及缓冲器G 组成。定时器的主要功能取决于比较器的输出控制RS触发器和放电BJT T的状态。图中Rd为复位输入端，当Rd为低电平时，不管其他输入端的状态如何，输出Vo为低电平。因此在正常工作时，应将其接高电平。 555结构原理图由图可知，当5脚悬空时，比较器C1和C2的比较电压分别为2/3Vcc和1/3Vcc。当VI12/3Vcc，VI21/3Vcc时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器被置0，放电三极管T导通，输出端Vo为低电平。当VI12/3Vcc，VI21/3Vc

15、c时，比较器C1输出高电平,比较器C2输出输出低电平，基本RS触发器被置1，放电三极管截止，输出端Vo为高电平。当VI11/3Vcc时，基本RS触发器R=1、S=1，触发器状态不变，电路以保持原状态不变。 555功能表输入输出阀值输入（VI1）R出发输入（VI2）S复位（Rd）输出（Vo ）放电管T00导通2/3Vcc12/3Vcc01/3Vcc110导通1/3Vcc11不变不变第六章 调试波形6.1 声响模块的仿真6.1.1 声响仿真电路当输入的控制信号为高电平时电路才能仿出波形，且波的频率，否则不能。6.1.2声响仿真波形6.2 555定时器模块的仿真6.2.1 555定时器仿真电路6.2

16、.2 555定时器仿真波形 第七章 心得体会 课程设计终于完成，在这个过程中我遇到了很多困难，知识的缺乏，对画图和仿真软件的不熟悉等等，这其中得到了指导老师的很多帮助，同时也给我提供了一些材料。这个课题用到了数字电路方面的知识，通过这次课程设计，使我对TTL等系列元器件以及其他集成电路有了一定的了解，平时课上的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以通过这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识 。刚拿到课程设计的题目，起初不知该从何下手，经过老师指导设计和对材料的讲解，再到图书馆和网上查找大量资料，才慢慢了解课程设计。在资料和

17、电脑前思考的过程是苦涩的，在图书馆中查找资料的过程是也是艰辛的，但当课程设计完成时，那感觉是舒服的，才真正理解到没有付出就不会有回报的真正含义，一份耕耘一份收获，有付出才会有回报，这个过程中我也学会了怎样去更有效地学习，怎样和他人共同完成任务，知道了团队精神的重要性，学会了怎样快速高效的搜集自己所需的资料。其次，通过这次课程设计，加强了我动手、思考和解决问题的能力。而且，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。这次课程设计必将成为我学习生涯上一个非常美好的回忆！只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从而提高自己的实际动手能力和独立思考的

18、能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。以后我会主动参加一些实践活动，进一步增强自己的动手能力。这次课程设计获益匪浅，也得到了老师和同学的帮助，对大家表示感谢。附录 完整电路图附录 元器件清单型号或大小 数目芯片74LS48 3个 74LS192 2个 74LS148 1个 74LS02D 2个 74LS04D 2个 555 TIMER RATED 2个 电容2uf 2个0.1uf 2个 100uf 1个电阻10K 5个510 K 2个1K 2个15K 2个68K 1个100 K 1个三极管 1个数码管七段显示数码管 14个参考文献 1 阎石.数字电子技术基础（第五版）.北京.高等教育出版社.2006 2 陈传虞.脉冲与数字电路（第二版）.北京.高等教育出版社. 1991 3 熊耀辉.电子线路.高等教育出版社.2001 4 王毓银.数字电路逻辑设计.高等教育出版社.1999 5 郑家龙、王小海、章安远主编集成电子技术基础.东北大学出版社.2002