电子科技大学微机原理复试试题题库.doc

《电子科技大学微机原理复试试题题库.doc》由会员分享，可在线阅读，更多相关《电子科技大学微机原理复试试题题库.doc（53页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流电子科技大学微机原理复试试题题库.精品文档.电子科技大学微机原理复试试题微机原理第一章练习题及解一：单项选择题l 若二进制数为 010111.101，则该数的十进制表示为（ B ）。A：23.5 B：23.625C：23.75 D：23.5125l 若无符号二进制数为 11000110，则该数的十进制表示为（ A ）。 A：198 B：70 C：126 D：49l 十进制数 81的 8421BCD码为（ A ）。 A：81H B：51H C：18H D：15Hl 11000110为二进制原码，该数的真值为（ A ）。 A： -70 B： +7

2、0 C： -198 D： +198l 11000110为二进制补码，该数的真值为（ D ）。A： +198 B： -198C： +58 D： -58l 01000110为二进制补码, 该数的真值为（ A ）。A： +70 B： -70C： +58 D： -58l 字符 A的 ASCII码为 41H，字符 a的 ASCII码为（ C ）。A：41H B：42HC：61H D：62Hl 字符 A的 ASCII码为 41H，字符 B的 ASCII码为（ B ）。A：41H B：42HC：61H D：62Hl 字符9 的 ASCII码为（ C ）。因为9与A之间有7个字符A：09H B：9C：39H

3、D：99l 8位二进制数的原码表值范围为（ C ）。A：0 255 B：-128 +127 C：-127 +127 D：-128 +128l 8位二进制数的反码表值范围为（ C ）。 A：0 255 B：-128 +127 C：-127 +127 D：-128 +128l 8位二进制数的补码表值范围为（ B ）。 A：0 255 B：-128 +127 C：-127 +127 D：-128 +128l 8位二进制数的无符号数表值范围为（ A ）。即无符号位 A：0 255 B：-128 +127C：-127 +127 D：-128 +128l n+1位符号数X的原码表值范围为（ A ）。 A：

4、-2n X 2 n B：-2 n X 2 n C：-2 n X 2 n D：-2 n X 2 n l n+1位符号数X的补码表值范围为（ C ）。 A：-2 n X 2 n B：-2 n X 2 n C：-2 n X 2 n D：-2 n X 2 nl 电子计算机处理信息用二进制表示的原因是（ C ）。一般电子器件只有开关两种状态A：节约电子元件 B：运算速度更快C：电子器件的性能 D：处理信息更方便l PC微机应用最广泛的领域是（ B ）。A：科学与工程运算 B：数据处理与办公自动化C：辅导设计与制造 D：信息采集与自动控制l 电子计算机遵循“存储程序” 的概念，最早提出它的是（ B ）。A

5、：巴贝奇 B：冯诺伊曼C：帕斯卡 D：贝尔l 决定计算机主要性能的是（ A ）。A：中央处理器（CPU） B：整机功耗C：存储容量 D：整机价格l 冯诺依曼计算机的基本特点是（ B ）。A：多指令流单数据流 B：按地址访问并顺序执行指令C：堆栈操作 D：存储器按内容选择地址l 程序计数器PC的作用是（ A ）。A：保存将要执行的下一条指令的地址 B：保存CPU要访问的内存单元地址C：保存运算器运算结果内容 D：保存正在执行的一条指令l 完整的计算机系统应包括（ D ）。A：运算器、控制器、存储器 B：主机和应用程序C：主机和外部设备 D：硬件设备和软件系统l 存放待执行指令所在地址的是（ B

6、）。A：指令寄存器 B：程序计数器(PC)C：数据寄存器 D：地址寄存器l 计算机的软件系统由（ B ）组成。A：操作系统和文件管理软件 B：系统软件和应用软件C：操作系统和应用软件 D：操作系统和系统软件l 计算机中运算器的主要功能是（ B ）。A：算术运算 B：算术和逻辑运算C：逻辑运算 D：定点和浮点运算l 计算机能自动地连续进行数据处理，主要原因是（ D ）。A：采用了开关电路 B：采用了半导体器件C：采用了二进制 D：采用了存储指令、控制指令运行的方法l 下面关于微处理器的叙述中，不正确的是（ B ）。A：微处理器通常由单片集成电路制成 B：微处理器具有运算和控制功能，但无存储功能C

7、：Pentium是PC机中应用最广泛的微处理器 D：Intel公司是研制和生产微处理器的知名公司l 20年来微处理器发展迅速，下面最准确的叙述是（ D ）。A：微处理器的集成度越高则功能越强B：微处理器的主频越高则速度越快C：微处理器的操作越来越简单方便D：微处理器的性价比越来越高l 计算机中数据总线驱动电路使用的基本逻辑单元是（ B ）。A：非门 B：三态门C：触发器 D：译码器l 运算器执行两个补码表示的整数加法时，产生溢出的正确叙述为（ D ）。A：最高位有进位则产生溢出 B：相加结果的符号位为0则产生溢出C：相加结果的符号位为1则产生溢出D：相加结果的符号位与两同号加数的符号位相反则产

8、生溢出l 计算机使用总线结构的优点是（ C ）。A：减少信息传送的数量 B：提高信息传送速度C：减少信息传送线的数量 D：以上都是优点l 计算机使用总线结构的缺点是（ C ）。A：信息传送的速度减慢 B：数据、地址、控制信息不能同时出现C：两个同类信息不能同时出现 D：数据、地址信息不能同时出现l 计算机硬件逻辑主要由CPU、内存、外存、I/O设备和（ B ）组成。A：运算器 B：三总线C：显示器 D：键盘l MIPS用来描述计算机的运算速度，含义是（ B ）。A：每秒处理百万个字符 B：每分钟处理百万个字符C：每秒执行百万条指令 D：每分钟执行百万条指令二：填空题l 计算机时钟脉冲的频率称为

9、（ 主频 ），它的倒数称为（ 时钟周期 ）。l 冯. 诺依曼原理是基于（ 程序存储 ）和（ 程序控制 ）。l 计算机中的总线包括（ 地址总线 ）、（ 数据总线 ）和（ 控制总线 ）。l CPU有（ 运算器 ）、（ 控制器 ）、（ 寄存器 ）和（ 接口单元 ）。l 计算机硬件系统由（ CPU ）、（ 存储器 ）和（ I/O接口 ）组成。l 计算机系统由（ 硬件 ）系统和（ 软件 ）系统两大部分组成。l CPU的字长与（ 数据线宽度 ）有关；寻址空间与（ 地址线宽度 ）有关。l 若CPU的数据线宽度为8位，则它的字长为（ 8 ）位；地址线宽度为16位，则它的寻址空间为（ 64K ）。l 计算机语言

10、分为（ 机器 ）语言、（ 汇编 ）语言和（ 高级 ）语言。l 计算机软件分为（ 系统 ）软件和（ 应用 ）软件两大类。l 将源程序翻译为目标程序的语言处理程序有（ 汇编 ）程序、（ 解释 ）程序和（ 编译 ）程序。l 指令通常包含（ 操作码 ）和（ 操作数 ）两部分；不同功能指令的有序集合称为（ 程序 ）。l 正数的原、反、补码（ 相同 ）；负数的原、反、补码（ 不同 ）。l 十进制数 17的二进制数表示为（ 00010001B ）。l 十六进制数 17H的二进制数表示为（ 00010111B ）。l 十进制符号数 +5在计算机中的8位二进制补码表示为（ 00000101 ）。l 十进制符号数

11、 -5在计算机中的8位二进制补码表示为（ 11111011 ）。l 机内符号数01111000的真值为（ +120 ）；机内符号数 11111000的真值为（ -8 ）。l 计算机处理小数有（ 定点 ）表示法和（ 浮点 ）表示法。l 在小数的定点表示中有（ 纯小数 ）表示和（ 纯整数 ）表示。l 基本ASCII码为（ 7 ）位编码，共（ 128 ）个码值；含（ 32 ）个控制码和（ 94 ）个符号码。l 字符A的ASCII码值为41H；字符a的ASCII码值为（ 61H ）；字符B的ASCII码值为（ 42H ）。l 十进制数89的二进制表示为（ 01011001 ）；十六进制表示为（ 59H

12、 ）。l 十六进制数7BH的十进制数表示为（ 123 ）；二进制表示为（ 01111011B ）。l 8位无符号二进制数的表值范围为（ 0255 ）；16位无符号二进制数的表值范围为（ 065535 ）。l 8位有符号二进制数的原码表值范围为（ -127+127 ）；反码表值范围为（ -127+127 ）；补码表值范围为（ -128+127 ）。l 8位有符号二进制数为正数时, 符号位b7为（ 0 ）；为负数时, 符号位b7为（ 1 ）。l 汉字编码方案中，“啊” 字的区位码是1601，它的国标码是（ 90H、81H ）；机内码是（ B0H、A1H ）。？三：判断题l 英文字符的编码为一字节编

13、码（ ）。l 汉字字符的编码为一字节编码（ ）。l 汉字的国标码和机内码是相同的（ ）。l 8位二进制无符号数的表值范围为1 256（ ）。l 8位二进制符号数原码表数范围为-127 +127（ ）。l 8位二进制符号数反码表数范围为-127 +127（ ）。l 8位二进制符号数补码表数范围为-127 +127（ ）。l 正数的原码、补码、反码表示相同（ ）。l 负数的原码、补码、反码表示相同（ ）。l 符号数00101110B的补码为00101110B（ ）。l 符号数10101110B的补码为11010010B（ ）。l 正数的补码为它的反码加1（ ）。l 负数的补码为它的反码加1（ ）。

14、l 8位二进制符号数为正数, 则它的b7位为0（ ）。l 用4位二进制数表示1位十进制数的编码叫BCD码（ ）。l 高级语言中实型数是浮点类型的数（ ）。l CPU的寻址空间与它的数据线宽度有关（ ）。l CPU的数据线宽度越宽，它的相对运行速度越快（ ）。l 寄存器和存储器都是CPU内部的存储单元（ ）。存储器不是l 程序设计中寄存器和存储器均用名寻址（ ）。存储器不用l 若存储器、I/O统一编址可用相同指令寻址（ ）。微机原理第二章练习题及解一：单项选择题l 8086CPU复位后, 下列寄存器的值为（ C ）。A：CS = 0000H、IP = 0000H B：CS = 0000H、IP

15、= FFFFH C：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP = FFFFHl 8086CPU复位后, 下列寄存器的值为（ C ）。A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFHl 当RESET信号为高电平时，寄存器初值为FFFFH的是（ A ）。A：CS B：ES C：IP D：BPl 地址锁存发生在指令周期的（ A ）时刻。A：T1 B：T2 C：T3 D：T4l 8086CPU读数据操作在总线周期的（ D ）时刻。A：T1 B：T

16、1，T2 C：T2，T3 D：T3，T4l 8086CPU写数据操作在总线周期的（ D ）时刻。A：T1 B：T2 C：T2，T3 D：T2，T3，T4l 8086与外设进行数据交换时，常会在（ C ）后进入等待周期。A：T1 B：T2 C：T3 D：T4 l 计算机中数据总线驱动器采用的基本逻辑单元是（ C ）。A：反相器 B：触发器 C：三态门 D：译码器l 计算机中地址锁存器采用的基本逻辑单元是（ B ）。A：反相器 B：触发器 C：三态门 D：译码器l 计算机中地址锁存器的输出信号状态是（ B ）。A：单向双态 B：单向三态 C：双向双态 D：双向三态l 8086CPU从功能结构上看，

17、是由（ D ）组成A：控制器和运算器 B：控制器,运算器和寄存器C：控制器和20位物理地址加法器 D：执行单元和总线接口单元l 执行指令IRET后弹出堆栈的寄存器先后顺序为（ D ）。F:标志位A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CSl 下列逻辑地址中对应不同的物理地址的是（ C ）。A：0400H：0340H B：0420H：0140HC：03E0H：0740H D：03C0H：0740Hl 8086CPU的控制线/BHE = 0，地址线A0 = 0时，有（ B ）。A：从偶地址开始完成8位数据传送 B：从偶地址开始完成16位数据传送C：从奇地址开始完成

18、8位数据传送 D：从奇地址开始完成16位数据传送l 8086CPU的控制线/BHE = 1，地址线A0 = 0时，有（ A ）。A：从偶地址开始完成8位数据传送 B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送 D：从奇地址开始完成16位数据传送l 8086CPU的控制线/BHE = 0，地址线A0 = 1时，有（ C ）。A：从偶地址开始完成8位数据传送 B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送 D：从奇地址开始完成16位数据传送l 指令队列具有（ D ）的作用。A：暂存操作数地址 B：暂存操作数C：暂存指令地址 D：暂存预取指令l PC386计算

19、机中，CPU进行算术和逻辑运算时，可处理的数据的长度为（ D ）。A：8位 B：16位 C：32位 D：都可以l 8086系统中，每个逻辑段的最多存储单元数为（ C ）。A：1MB B：256B C：64KB D：根据需要而定l 下列说法中属于最小工作模式特点的是（ A ）。A：CPU提供全部的控制信号 B：由编程进行模式设定C：不需要8286收发器 D：需要总线控制器8288l 下列说法中属于最大工作模式特点的是（ C ）。A：M/IO引脚可直接引用 B：由编程进行模式设定C：需要总线控制器8288 D：适用于单一处理机系统l 包含在8086CPU芯片内部的是（ A ）。A：算术逻辑单元（A

20、LU） B：主存储器单元C：输入、输出单元 D：磁盘驱动器l 8086当前被执行的指令存放在（ D ）。A：DS：BX B：SS：SPC：CS：PC D：CS：IPl 微机系统中，主机与硬盘的数据交换用（ B ）方式。A：中断控制 B：DMA控制C：查询控制 D：无条件程序控制l 芯片组中北桥芯片不能提供的功能是（ D ）。A：对CPU的支持 B：内存管理C：Cache管理 D：CPU与ISA桥的控制l 下列叙述错误的是（ D ）。80286是16位增强型微处理器，386/486是32位的A：PC/AT机用8086CPU B：PC/XT机用8088CPUC：8086CPU的寻址范围为1MB D

21、：80286CPU的寻址范围为32MBl 同步和异步两种传输方式比较，传送效率最高的是（ C ）。A：同步方式 B：异步方式C：同步和异步方式效率相同 D：无法比较l 8086中，存储器物理地址形成算法是（ B ）。A：段地址+偏移地址 B：段地址左移4位+偏移地址C：段地址16H+偏移地址 D：段地址10 +偏移地址l CPU访问一次存储器单元所用机器周期数由（ B ）决定。A：读取指令字节的最短时间 B：读取数据字节的最长时间C：读取数据字节的平均时间 D：写入数据字节的平均时间l 8086系统中外设请求总线控制权是通过控制线（ C ）。A：NMI B：TEST C：HOLD D：INTR

22、l 堆栈存储器存取数据的方式是（ C ）。A：先进先出 B：随机存取 C：先进后出 D：都可以l 8086系统中，一个栈可用的最大存储空间是（ B ）。A：IMB B：64KBC：由SP初值决定 D：由SS初值决定l 存储字长是指（ B ）。A：存储单元中二进制代码组合 B：存储单元中二进制代码个数C：存储单元的个数 D：以上都是l 8086中，关于总线的叙述，错误的是（ D ）。A：数据总线中信息流是双向的 B：地址总线中信息流是单向的C：控制总线中信息流是独立的 D：以上叙述都不对l 8086的空闲周期Tt发生在（ D ）。A：T1后 B：T2后 C：T3后 D：T4后l 8086CPU中

23、，控制线/RD和/WR的作用是（ C ）。A：数据收发器方向控制 B：存储器存取操作控制C：存储器片选控制 D：地址/数据线分离控制l 8086CPU中，控制线DT/R的作用是（ A ）。A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制l 8086CPU中，控制线ALE的作用是（ D ）。A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制l 8086CPU中，控制线/DEN的作用是（ C ）。A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离

24、控制l 8088CPU中，需要数据总线收发器芯片8286（ A ）。A：1片 B：2片 C：8片 D：16片l 8086CPU中，需要数据总线收发器芯片8286（ B ）。A：1片 B：2片 C：8片 D：16片l 8088CPU中，需要地址锁存器芯片8288（ C ）。A：1片 B：2片 C：3片 D：4片l 8086CPU中，需要地址锁存器芯片8288（ C ）。A：1片 B：2片 C：3片 D：4片l 8086CPU中，确定下一条指令的物理地址的算术表达式为（ A ）。A：CS16IP B：DS16SIC：SS16SP D：ES16DIl 若某CPU具有64GB的寻址能力，则该CPU的地

25、址总线宽度为（ B ）。A：64 B：36 C：32 D：24l 当8086与外设交换数据时，常会在（ C ）进入等待周期Tw。A：T1与T2之间 B：T2与T3之间C：T3与T4之间 D：T4与T1之间l 若寄存器中的数左移2位且无溢出，则新数值是原数值的（ C ）。A：1倍 B：2倍 C：4倍 D：8倍l 若寄存器中的数右移1位且无1数移出，则新数值是原数值的（ B ）。A：一倍 B：1/2倍 C：1/4倍 D：1/8倍l 8086CPU有（ C ）个16位的通用寄存器。A：2 B：4 C：8 D：16l 8086CPU有（ C ）个8位的通用寄存器。A：2 B：4 C：8 D：16l 8

26、086CPU有（ B ）个16位的段寄存器。A：2 B：4 C：8 D：16l 8086CPU共有（ D ）个16位寄存器。A：4 B：8 C：10 D：14l 8086CPU能够直接执行的语言是（ B ）。A：汇编语言 B：机器语言 C：C语言 D：JAVA语言l 8086CPU响应可屏蔽中断后，不能自动执行的是（ A ）。A：保存所有寄存器中的内容 B：保存指令指针寄存器IP中的内容C：保存状态寄存器F中的内容 D：不能响应较低级别的中断l 在计算机中，字节的英文名字是（ B ）。A：bit B：byte C：bout D：bpsl Pentium芯片有8KB指令Cache和数据Cache

27、，作用是（ C ）。A：弥补外存容量不足 B：弥补主存容量不足C：加快指令执行速度 D：对外存和主存进行管理l 在DMA方式下，CPU与总线的关系是（ C ）。A：CPU只能控制地址总线 B：CPU只能控制数据总线C：CPU与总线为隔离状态 D：CPU与总线为短接状态l 80486CPU与80386CPU比较，内部增加的功能部件是（ C ）。A：分段部件和分页部件 B：预取部件和译码部件C：Cache部件和浮点运算部件 D：执行部件和总线接口部件l 8086CPU中，时间周期、指令周期和总线周期的费时长短的排列是（ C ）。A：时间周期指令周期总线周期 B：时间周期总线周期指令周期C：指令周期

28、总线周期时间周期 D：总线周期指令周期时间周期l 16个字数据存储区的首址为70A0H：DDF6H，末字单元的物理地址为（ C ）。A：7E7F6H B：7E816H C：7E814H D：7E7F8Hl 8个字节数据存储区的首址为70A0H：DDF6H，末字节单元的物理地址为（ D ）。A：7E7F6H B：7E7FEH C：7E714H D：7E7FDHl CPU对存储器访问时，地址线和数据线的有效时间关系为（ B ）。A：同时有效 B：地址线先有效C：数据线先有效 D：同时无效l 8086CPU由两部分组成，即执行单元和（ B ）。A：运算器单元 B：总线接口单元C：寄存器单元 D：控制

29、器l Pentium微处理器的内部数据宽度为（ B ）。32位数据线和32位地址线A：16位 B：32位 C：36位 D：64位l Pentium微处理器中共有（ B ）段寄存器。A：4个 B：6个 C：8个 D：7个l Pentium 4与80486DX相比，其特点是（ D ）。A：有浮点处理功能 B：有Cache存储器C：内部数据总线为32位 D：外部数据总线为64位 l Pentium 4微处理器物理地址的最大存储空间是（ B ）。有32位地址线A：256MB B：4GB C：64GB D：64TB l Pentium 4微处理器可寻址的最大存储空间是（ C ）。A：256MB B：4G

30、B C：64GB D：64TBl Pentium 微处理器的内部数据宽度是（ B ）。A：16位 B：32位 C：36位 D：64位l Pentium 微处理器中共有几个段寄存器（ C ）。A：4个 B：5个 C：6 D：7个l Pentium 微处理器进行存储器读写操作时，时钟周期T1完成（ B ）操作。A：读写控制信号为高电平 B：发送存储器地址C：读操作码 D：读操作数二：填空题l 某存储器单元的实际地址为2BC60H，若该存储器单元所在段首地址为2AF0H，则该存储器单元的段内偏移地址为（ 0D60H ）。l PC/XT微机开机时，第一条执行的指令存放地址为（ FFFF0H ）。l 8

31、086CPU复位后，寄存器CS中的值为（ 0FFFFH ）、IP中的值为（ 0000H ）、DS中的值为（ 0000H ）。l 8086执行部件EU中的控制单元从（ 指令队列缓冲器 ）中取指令。l 8086总线接口部件BIU中的指令队列缓冲器经总线从（ 存储器 ）中取指令。l 一数据类型为字的数据8BF0H存放在存储器偶地址单元处，完成16位数据读取需总线周期数为（ 1个 ）。l 一数据类型为字的数据8BF0H存放在存储器奇地址单元处，完成16位数据读取需总线周期数为（ 2个 ）。l 三态门有三种输出状态，即高电平、低电平和（ 高阻态 ）。 l 从地址/数据复用线中分离出地址信息需用（ 锁存器

32、 ）芯片。l 8086CPU复位后，寄存器中的值进入初始状态，问此时（CS）=（ 0FFFFH ）、（IP）=（ 0000H ）、（DS）=（ 0000H ）。l 8086CPU中有8个16位通用寄存器，它们是（ AX ）、（ BX ）、（ CX ）、（ DX ）、（ SP ）、（ BP ）、（ SI ）、和（ DI ）。l 8086CPU中有8个8位通用寄存器，它们是（ AH ）、（ AL ）、（ BH ）、（ BL ）、（ CH ）、（ CL ）、（ DH ）、和（ DL ）。l 8086CPU中有4个16位段寄存器，它们是（ CS ）、（ DS ）、（ ES ）、和（ SS ）。l 80

33、86CPU的标志寄存器中有3个控制标志位，符号是（ IF ）、（ DF ）、（ TF ）；有6个状态标志位，符号是（ CF ）、（ OF ）、（ AF ）、（ ZF ）、（ SF ）、（ PF ）。l 8086CPU响应可屏蔽中断的条件是（ IF = 1 ）。l 若单步调试程序时，应设定控制标志TF为（ 1 ）。l 状态标志OF用于（ 有符号数 ）的（ 溢出 ）标志。l 状态标志CF用于（ 无符号数 ）加法的（ 进位 ）标志或减法的（ 借位 ）标志。l 状态标志AF又称为（ 辅助进位 ）标志。l 当运算结果为0时，状态标志ZF的值为（ 1 ）。l 状态标志SF仅能用于（ 有符号数 ）的运算中。

34、l 8086CPU将1MB存储器空间分为（ 若干个 ）段，每段存储量不超过（ 64KB ）。l 实际地址又称为（ 物理 ）地址，用（ 20 ）位二进制或（ 5 ）位十六进制表示；逻辑地址由（ 段首 ）地址和（ 段内偏移 ）地址构成，均用（ 16 ）位二进制表示。l 控制线DT/R用于控制（ 双向缓冲器 ）的方向有效端；/DEL用于控制（ 双向缓冲器 ）的片选有效端。l 当INTR端输入一个（ 高 ）电平时，（ 可屏蔽中断 ）获得了中断请求。l 当NMI端输入一个（ 上升沿 ）触发时，（ 非屏蔽中断 ）获得了中断请求。l 8086CPU由（ 执行 ）单元EU和（ 总线接口 ）单元BIU两部分组成。l 在8086CPU 的EU 单元中，运算器 ALU 除完成算术运算及逻辑运算外，还可完成（ 16位偏移地址 ）运算。l 在8086CPU 的BIU单元中，地址加法器的入口数据是（ 16 ）位，出口数据是（ 20 ）位。l 8086CPU和8088CPU的片内数据线为（ 16 ）位；8086CPU的片外数据线为（ 16 ）位；8088CPU的片外数据线为（ 8 ）位。l 8086CPU的指令队列由（ 6 ）个8位的移位寄存器组成