FPGAASIC基于CPLD工作模式可调的线阵CCD驱动电路设计.doc
《FPGAASIC基于CPLD工作模式可调的线阵CCD驱动电路设计.doc》由会员分享,可在线阅读,更多相关《FPGAASIC基于CPLD工作模式可调的线阵CCD驱动电路设计.doc(9页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、【精品文档】如有侵权,请联系网站删除,仅供学习与交流FPGAASIC基于CPLD工作模式可调的线阵CCD驱动电路设计.精品文档.FPGA_ASIC-基于CPLD工作模式可调的线阵CCD驱动电路设计.txt心是自己的,干嘛总被别人伤.没有伞的孩子必须努力奔跑敷衍旳青春总昰想太多怨,只怨现实太现实为什么在一起要两个人的同意丶而分手只需要一个人 本文由烤鸭的幸福贡献 pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT,或下载源文件到本机查看。 光子学报 第 卷第 期 年月 文章编号: ( ) 基于 工作模式可调的线阵 驱动电路设计 谭露雯, 李景镇, 陆小微, 杨帆 ( 深圳大学 电子科学与
2、技术学院 深圳市微纳光子信息技术重点实验室, 广东 深圳 ) 摘 要: 对 传 统 驱 动 电 路 一 旦 做 出 修 改, 需 对 硬 件 或 程 序 进 行 改 变 的 缺 点, 型 号 为 针 则 以 介绍了一种工作模式可 调 的 驱 动 方 法 方 法 是 利 用 复 杂 可 编 程 逻 该 的线阵 为例, 辑器件和控制外端结合, 通过分别设置内外触发来实现的 在外触发模式下, 利用外触发脉冲, 可由 内触发 时, 以 调 节 的 积 分 时 间 和 驱 动 频 率 提 高 可 为 用户控制 的曝光和信号输出时间; 针对 问 题 给 出 了 线 阵 的 外 围 驱 动 电 路 验 结
3、果 表 明, 方 法 调 试 方 实 该 信号输出质量, 便、 电路结构简单、 集成度较高、 输出信号可靠稳定、 受干扰小, 可配合多种用户需要, 对高速精确测 量及线阵推扫模式具有一定参考价值 关键词: 光电技术; 线阵 驱动; 复杂可编程逻辑器件; 工作模式; 电磁兼容 中图分类号: 文献标识码: 犱犻 狅 : 引言 线阵 由于具有实时传输光电变换信号、 自 频 能 扫描速度快、 率 响 应 高、 够 实 现 动 态 测 量 等 优 已广泛应用在产品尺寸测量、 分类和条形码等许 点, 多领域 应用场合不同, 的要求也不 同, 对 因 此 驱 动 电 路 成 为 应 用 的 关 键 技 术
4、之 一 前, 目 驱 动 方 法 主 要 有 直 接 数 字 电 路 驱 动 法 , 驱动方法 , 单片机驱动方法 , 结合直接数字 电路 专用 驱动方法 和 可编 与单片机的驱动方法 , 程逻辑器件驱动方法 基于这些方法得到的 一般 驱动时序分析 低暗电流、 有效像 是一种高灵敏度、 素单元为 个 的 双 沟 道 并 行 输 出 线 阵 它正常工作时需要 路 脉 冲 驱 动, 转 移 脉 冲 、 即 驱动脉冲 与 、 各 复位脉冲 和钳位脉冲 , 脉冲时序之间的相位关系如图 驱动设计, 需要在 修 改 硬 件 结 构 或 者 更 改 程 序 的 基 当频率较高时, 波形易受 础上才可以改变某
5、些功能 为了解决这一问题, 实现电路的灵活多样 电路干扰 性, 出 信 号 的 稳 定 可 靠 性,本 文 以 型 号 为 输 引进一种工作模式可 的线阵 为例, 调的设计方案 运用复杂 可 编 程 逻 辑 器 件( ) 为 时 序 设 计 , 作 载体, 将选择器和外部控制电路相结合, 用户可以在 并 宽范围 内 对 驱 动 时 序 进 行 改 变, 结 合 电 磁 兼 容 ( )技 术 令 , 该 电路板得到稳定可靠的 信 号 输 出 电 路 适 用 于高速 , 记 录 一 维 瞬 态 信 息 具 有 一 定 意 义, 对 可用于线阵 推扫模式 图 的驱动时序关系图 当 脉冲高 电 平 到
6、 来 时, 值 为 高 电 平, 正 感光阵列和移位寄 存 器 之 间 导 通, 敏 区 积 存 的 信 光 号电荷便转移到相应 奇、 寄 存 器 内 电 平 由 高 偶 变低时, 二者隔离, 电荷信号则在脉冲 与 的驱 动下依 次 经 与 端 口 输 出 于 该 是 由 两列并行传输, 因此一个周期 时 间 内 需 要 至 少 个驱动脉冲, 首先 输 出 个 虚 设 单 元 信 号, 输 出 再 然 个暗电流 信 号, 后 连 续 输 出 个 有 效 像 素 单元 在紧接着输出 的 个 暗 信 号 后 再 输 出 个 奇 以后便是空驱动 空驱动数目可以是任 偶检测信号, 意的, 利用它可以延
7、长光积分时间 电路设计及硬件实现 国家自然科学基金( 资助 ) : : 收稿日期: 修回日期: 驱动电路工作原理 传统驱动 电 路 利 用 时 序 发 生 器 只 是 提 供 期 谭露雯, 基于 工作模式可调的线阵 驱动电路设计 等: 芯片所需的时钟脉冲, 当各时序设定好后, 如想更改 以符合不同的实验要求, 则必须对程序进行修改 基 本 于 的工作时序要 求, 文 在 设 计 电 路 时 充分考虑了实际需求, 工作原 理 框 图 如 图 外 部 由 时钟提供主脉冲, 驱 动 时 序 通 过 编 程 后 由 编 程 端 各 口 下 载 至 , 用 和 控 制 电 路 结 利 将来自外部的控制命
8、令转换成相应的控制信号, 合, 再传递至 芯片 外部控制端主要是由进行选择 的拨动开关以及微 处 理 器 通 过 的 接 口 电 路 组 成 将 芯片的弱 小 信 号 进 行 一 个 放 大 处 理 后 信 号 输 出 触发模式有效, 光积 分 以 及 信 号 输 出 时 间 由 外 触 发 脉冲 决定 的 上 升 沿 触 发, 它 高 电 平 期 间 在 进行电荷的转移输出, 时间长短由微处理器根据 内, 用户的具体需要通 过 接 口 电 路 设 置, 必 须 大 于 相 但 同驱动频率下最短积分时间 在内触发模式下, 通过 选择器和计数器可 以 调 节 积 分 时 间 分 时 间 的 控
9、积 制由输入到 驱 动 器 的 根 数 据 线 所 设 置 的 电平构成的二进制数进行设置 其中 为 高位, 为低位 的高电平为 当 , 时 而 为 为最 短 的 时 间, 最 长 的 时 间 是 默 认 积分时间和可调积分时间的切换 驱动电路还对外提供了 路用于采样的接口信 号: 行同步脉冲 和像 元 同 步 脉 冲 上 升 沿 电路工 作 对应于 第一个有效像元的有效期间 时可以在每 个 的 上 升 沿 开 始 对 输 出 的 有 图 驱动电路工作原理框图 效视频信号 进 行 采 样 冲 是 为 了 消 除 由 开 关 脉 获 复位和内部参考电 压 产 生 的 干 扰 电 平, 得 好 的
10、 采 它 样输出而设置的, 的 上 升 沿 对 应 于 单 个 像 元 的 视 频信号区 驱动时序的电路实现 本 设 计 采 用 公 司 系 列 的 芯 片 , 但 为 提 供 不 驱动, 而且也为输 出 信 号 的 采 集 提 供 时 钟 以 及 其 他 以 电路的时序匹配 晶振作为 的基准时 钟信号, 设置 个 控 制 输 入 与 驱 动 电 路 板 上 拨 动 开 关和数据线对应, 对不同模式进行选择, 它们分别是 、 、 、 、 、 、 、 、 将 主时钟进行 分 频 得 到 四 档 驱 动 频 率 令 、 、 和 , 设 为 高 位, 设 为 低 位, 关 在 位 时 代 表 在 开
11、 , 位时代表 时频率最低, 时频率最高, 通 , 可以选择不同频率 通过与门和或 过改变开关状态, 门逻辑, 依次可以得到 、 和 时序 位 外 是用于内外触 发 模 式 的 切 换 置 时, 从 输出 的 路 视 频 信 号 因 其 负 极 性、 并且有效信号幅值较小, 不利于观测及进行数据 处理 对 这 一 情 况, 用 对 、 分 针 选 在放大电路中, 为了方便对不同情 别进行反相放大 选用了 两 个 电 位 器 代 替 固 定 阻 值 的 电 况进行更改, 阻, 调整它们的阻值 可 以 分 别 调 整 放 大 器 的 放 大 倍 率和放大器的正向输入端电位 仿真结果 利用 软件,
12、成 的 各 路 工 作 驱 完 动时序的设计并进 行 编 译 仿 真, 后 将 程 序 下 载 到 然 以 时 芯片 驱 动 频 率 为 为 例, 序 仿 真 结 果如图 图 驱动电路仿真波形 光子学报 卷 () 选 图 是内触发模式 下 的 仿 真, 择 了 最 短 光 积分时间, 周期为 ; ( ) 外 触 发 模 式 的 图 是 仿真初始输入的 脉宽为 , 高电 仿真图, 在 平期间, 驱动脉冲工作, 电荷进行转移传输; () 图 是将仿真 结 果 放 大, 、 频 率 为 , 、 的 脉宽均为 相 位 稍 落 后 于 , 以 看 出 脉 , 可 冲间的关系符合时序要求 电路板制作 电路
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGAASIC 基于 CPLD 工作 模式 可调 CCD 驱动 电路设计
限制150内