《计算机组成原理与汇编语言程序设计》课后答案.doc

《《计算机组成原理与汇编语言程序设计》课后答案.doc》由会员分享，可在线阅读，更多相关《《计算机组成原理与汇编语言程序设计》课后答案.doc（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流计算机组成原理与汇编语言程序设计课后答案.精品文档.计算机组成原理与汇编语言程序设计作业答案第一章1、 先编写程序，再由计算机将这些程序存储起来，然后就可以连续地、快速地执行程序，从而实现各种运算处理。2、 （1）、能在程序控制下自动连续地工作。（2）、运算速度快。（3）、运算精度高（4）、具有很强的信息存储能力（5）、通用性强，应用领域极其广泛3、 （1）、基本字长（2）、数据通路宽度（3）、运算速度（4）、主存储器容量（5）、外存容量（6）、配置的外围设备及其性能（7）、系统软件配置第二章1、十进制42.25 BCD码01000010.0

2、01001014、二进制 01001010.01010111 八进制113.256 十六进制4B.576、 原码 补码(1) 00000000 00000000(2) 10000000 10000000(3) 0.1010000 0.1010000(4) 1.1010000 1.0110000(5) 00001010 00001010(6) 10001010 111101108、原码 1.0110 真值 -0.01109、(1) 0.000000000000001 2(2) 0.111111111111111 1-2(3) 1.000000000000001 -2(4) 1.111111111

3、111111 -(1-2)12、0100001010010101000000000000000015、（1）1200H（2） A307H 1001H（3） 1200H 1002H（4） F03CH16、外设编址方法有两种（1） 外围设备单独编址：为各I/O接口中的有关寄存器分配I/O端口地址，各设备有自己的接口，一个接口可占有若干个I/O端口地址，其数目可以不同。（2） 外围设备与主存统一编址：将I/O接口中的有关寄存器与主存单元统一编址，为它们分配统一的总线地址。第三章3、（1）00110011+）0010110101100000 正溢(3) 11110011+）11101101111000

4、00 无溢出4、（1）00110011-）0010110100000110 无溢出6、（2）结果为 11000011（步骤参看教材）7、（1）商 1101 余数 0010 （步骤参看教材）11 、组合逻辑控制器是指产生控制信号即微命令的部件，是用组合逻辑线路来实现的。将机器指令分解为基本的微命令序列，用二进制代码表示这些微命令，并编成微指令，多条微指令再形成微程序，采用微程序控制方式来产生微命令，相应的控制器称为微程序控制器组合逻辑控制器速度快，核心部分比较繁琐，零乱，设计效率较低，检查调试也比较困难，很难修改与扩展。微程序控制器速度慢设计效率较高，易于修改与扩展。第四章1、段寄存器CS：存放

5、当前代码段首址的高16位，即段基值。DS：用于存放当前数据段的段基值SS：存放当前堆栈段的段基值ES：存放当前附加段的段基值。指针寄存器SP特定用于存放堆栈段中栈顶字单元相对堆栈段基址的偏移量。 基址指针BP用于指向堆栈段内某一主存单元。 变址指针SI和DI作为段内偏移量的组成部分。数据寄存器AX，BX，CX，DX用以存放16位数据指令指针IP提供下一条指令地址标志寄存器FR用来记录程序执行时的状态。3、（1）10101011 +01010101=00000000OF=0 ZF=1 SF=0 CF=14、地址 数据 002b0h 53h 002b1h 2ch002b2h002b3h 0eh00

6、2b4h 1fh7、（1） 0007 （2）340012、原操作数 目的操作数 有效地址 EA(1)立即数寻址 寄存器寻址(2)直接寻址 寄存器寻址 DATA1(3)寄存器寻址 寄存器寻址(4)直接寻址 寄存器寻址 VAR1+2(5)寄存器寻址 寄存器间接寻址 SI(6)立即数寻址 基址寻址 BX+ARRY(7)寄存器寻址 直接寻址 01FEH(8)寄存器寻址 基址变址寻址 BP+DI(9)基址变址寻址 寄存器寻址 BX+SI-19(10)寄存器寻址 (11)寄存器寻址14、CF=1 SF=0 AF=1 OF=0 ZF=017、(DS)=1200H (SI)=464H (AX)=6156H 1

7、8、（AX）=0A1C6H CF=1 28、(1)LAHFOR AH,80HSAHF(2) MOV CL,4ROR AL,CL30、CISC即复杂指令系统计算机RISC 即精简指令系统计算机31、（1）大多数指令在一个机器周期内完成（2） 采用LOAD/STORE结构（3） 较少的指令数和寻址方式（4） 固定的指令格式（5） 面向寄存器的结构（6） 硬不线控制逻辑（7） 注重编译的优化第五章1，（1）-（6）正确 （7），（8）错误 原操作数与目的操作数类型不相符4、AX=1234H BL=34H5、SI=7812H DS=0CD56H8、AX=0 DX=5550H11、AX=56D4H BX

8、=0ADA8H CF=0 DATA2内容A887H 、34ADH23、AX=0308H AX=0008H CX=0CH24、XOR AH,ALJZ ZERO27、DATA SEGMENTDA_BY1 DB 6BHDA_BY2 DB 3 DUP(0)DATA ENDSSTACK SEGMENT PARA STACK DW 20 DUP (?)STACK ENDSCODE SEGMENT ASSUME CS:CODE,DS:DATA,SS:STACKSTART:MOV AX,DATA MOV DS,AX MOV AL,DA_BY1 MOV BL,AL MOV CL,6 SHR BL,CL MOV

9、DA_BY2,BL MOV BL,AL AND BL,00111000B MOV CL,3 SHR BL,CL MOV DA_BY2+1,BL AND AL,00000111B MOV DA_BY2+2,ALMOV AH,4CHINT 21HCODE ENDSEND START29、DATA SEGMENT将教材内容抄下DATA ENDSSTACK SEGMENT PARA STACK DW 30 DUP(?)STACK ENDSCODE SEGMENTASSUME CS:CODE,DS:DATA,SS:STACKSTART:MOV AX,DATA MOV DS,AX MOV CL,COUNT

10、1 MOV CH,0 LEA SI,DA_WORDNEXT: MOV AX,SI CMP AX,0 JG HIGH JL LOW INC COUT2+1N1: INC SI INC SI LOOP NEXT MOV AH,4CH INT 21HHIGH: INC COUT2 JMP N1LOW: INC COUT2+2 JMP N1CODE ENDSEND START31、（1）该程序的功能：将AL中压缩的BCD码转换为十进制数(2) AL=36 第六章1、主存储器存放CPU当前需要执行的程序和需要处理的数据，以及驻留操作系统的核心部分。它能够由CPU直接编程访问，由半导体存储芯片构成，采取随

11、机存取方式，工作速度快，有一定存储容量。 外存储器用来存放需联机保存，但暂不使用的程序和数据，不能由CPU直接编程访问，通常由磁盘、磁带等磁表面存储器和光盘存储器构成，存取方式采用顺序存取或直接存取，工作速度较主存慢，存储容量大，价格低。 高速缓冲存储器用来存放CPU在最近一小段时间内要使用的程序和数据，用高速半导体存储器构成，采用随机存取方式，便于CPU直接访问，速度要求很快，容量较小。2、（1）存储容量（2） 存取周期（3） 读写时间（4） 可靠性9，10 课堂已做第七章1、并行接口指，接口与系统总线之间，接口与外部设备之间均按并行方式传送数据。 串行接口指接口与外部设备之间采取串行方式传

12、送数据，接口与系统总线之间仍按并行方式进行传送。4、 程序中断方式是指：CPU在执行程序的过程中，如果因出现某种事件而收到中断请求，则暂时停止现行程序的执行，转去执行一段中断服务程序，以处理该事件，并在处理完毕后自动恢复原程序的的执行。 中断的特点：程序切换和随机性应用场合（1） 处理中，低速I/O操作，实现主机与外设的并行工作（2） 处理故障（3） 进行实时处理（4） 使用软中断（5） 实现人机对话（6） 实现多机通信6、 中断向量指中断服务程序入口地址和服务程序的状态字将各个中断服务程序的入口地址及其程序状态字集中存放在一张一维表格中，这张表称为中断向量表。访问中断向量表的存储器地址称为向

13、量地址8、（1）中断请求（2）中断判优与屏蔽（3）中断相应（4）中断处理11、（1）初始化阶段：即CPU在程序中对DMA控制器和接口进行初始化操作(2) DMA传送阶段：DMA请求，DMA响应，DMA传送(3) 善后处理阶段：采用中断方式作善后处理，由接口提出中断请求，CPU响应后，执行中断处理程序。第八章1、输入设备：用来将外部的信息输入主机 输出设备：用来将计算机的处理结果输出到外部外存储器：存储数据其它广义外部设备：专用设备11、以扫描式键盘为例，在这种方式中，将各键连接成一个矩阵，即成N行*M列，各键分别连接于某个行线与某个列线之间，通过软件扫描程序，可判明按键位置（位置码、扫描码），再转换为按键编码。扫描的方法可通过行驱动电路，使各行线I0-In依次为0（每次仅一根行线为0），每当某行为0时就读回各列线状态C0-Cm，判断出各键的通断状态。若当Li=0时Cj=0，则说明位于第I生、第J列的键被按下，获得该键的位置码为（i,j）。如果同时有两个以上的键被按下（称为重键），也能通过一启遍扫描全部识别出来。