第六章-输入输出接口.pptx

《第六章-输入输出接口.pptx》由会员分享，可在线阅读，更多相关《第六章-输入输出接口.pptx（82页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、ABDBCBCPUI/O接口接口I/O设备设备端口端口数据控制状态ABDBCBCPUI/O接口接口I/O设备设备接口电路的结构接口电路的结构 数据数据缓冲器缓冲器状态状态寄存器寄存器控制控制寄存器寄存器接外设一侧接外设一侧 主主机机外外设设 总线驱动总线驱动地址译码地址译码控制逻辑控制逻辑接接CPU一侧一侧DBABCB数据信息数据信息控制信息控制信息状态信息状态信息端口端口u 最简单的最简单的I/OI/O控制方式，控制方式，CPUCPU可以随时根据可以随时根据需要无条件地读写需要无条件地读写I/OI/O端口端口u 外设要求：简单，数据变化缓慢，操作时外设要求：简单，数据变化缓慢，操作时间固定，

2、如一组开关或间固定，如一组开关或LEDLED显示管。显示管。外设被外设被认为始终处于就绪状态认为始终处于就绪状态u 接口特点接口特点 CPUCPU的的DBI/ODBI/O接口接口( (输出锁存器输出锁存器)外设外设 CPUCPU的的DBI/ODBI/O接口接口( (输入缓冲器输入缓冲器)外设外设数据输入数据输入缓冲器端缓冲器端口口数据输出数据输出锁存器端锁存器端口口输入数据输入数据输出数据输出数据端口端口译码译码器器RDABDBWRM/IOu接口特点：避免了对端口的接口特点：避免了对端口的“盲读盲读”、“盲写盲写” ，数据传送的可靠性高，并且硬件接口相对简单。，数据传送的可靠性高，并且硬件接口

3、相对简单。缺点是缺点是CPU工作效率低，工作效率低，I/O响应速度慢响应速度慢；u外设要求：外设要求：状态口和数据口状态口和数据口 u在有多个外设的系统中，在有多个外设的系统中，CPU的查询顺序由的查询顺序由外设外设的优先级的优先级确定确定u一种一种CPU主动、外设被动主动、外设被动的的I/O操作方式，很好操作方式，很好地解决了地解决了CPU与外设之间的与外设之间的同步同步问题问题READY? 读取状态端口读取状态端口 读读/写数据端口写数据端口状态端口复位状态端口复位程序查询方式的程序查询方式的输入输入接口电路接口电路数据缓冲器数据缓冲器(输入端口输入端口)状态缓冲器状态缓冲器（输入端口）（

4、输入端口）输输入入设设备备数据端口读选通数据端口读选通状态端口读选通状态端口读选通DB(数据、状态数据、状态)锁锁存存器器输入数据输入数据输入选通输入选通RQD5VREADYD0READY? 输入状态信息输入状态信息 输入数据信息输入数据信息查询查询程序程序数据端口状态端口A/D 转换器定时器模拟信号译码电路启动信号状态信号D4数据总线数据总线地址总线地址总线控制信号控制信号50H51H程序查询方式的程序查询方式的输出输出接口电路接口电路输出选通输出选通数据锁存器数据锁存器（输出端口）（输出端口）状态缓冲器状态缓冲器(输入端口输入端口)输输出出设设备备RQD5VDB（数据、状态）数据、状态）B

5、USY(1bit)ACK状态端口读选通状态端口读选通数据端口写选通数据端口写选通输入状态信息输入状态信息 BUSY? 输出数据信息输出数据信息查询查询程序程序数据端口状态端口数据缓冲器状态检测打印机译码电路触发信号触发信号状态信号状态信号D2数据总线数据总线地址总线地址总线控制总线控制总线信号信号78H7AH接口电路查询式查询式8路模拟数据采集系统路模拟数据采集系统D0 D1 D2324A/D转换器转换器DB多路开关多路开关数据端数据端口读选口读选通通1路模拟量路模拟量状态端口状态端口读选通读选通控制端口控制端口读选通读选通READYSTARTD0CPU8路模路模拟量拟量输入输入A0A7D3D

6、7 D0D3 D0DATAu接口特点接口特点：避免了避免了CPU 反复低效率的查询，适用反复低效率的查询，适用于于CPU任务繁忙、而数据传送不太频繁的系统中。任务繁忙、而数据传送不太频繁的系统中。缺点是硬件电路和处理过程都比较复杂缺点是硬件电路和处理过程都比较复杂;（中断控制（中断控制芯片）芯片）uCPU被动而外设主动被动而外设主动的的I/O操作方式，较大地提高操作方式，较大地提高了了CPU的工作效率，并使系统具有了实时处理功能的工作效率，并使系统具有了实时处理功能中断请求触中断请求触发器发器QRD数据缓冲数据缓冲端口译码端口译码端口译码端口译码控制端口控制端口中断屏蔽触发中断屏蔽触发器器QD

7、+5VWR外外设设READYDBABDBINTRINTA中断可被响应的条件：中断可被响应的条件：中断请求触发器置位；中断屏蔽触发器清零；中断请求触发器置位；中断屏蔽触发器清零；CPU内部开放中断；内部开放中断；CPU未处理更高级中断；未处理更高级中断；CPU现行指令执行完；现行指令执行完； uDMADMA方式：方式：不用不用CPUCPU的寄存器作传数中介的寄存器作传数中介, , 完完成存储器和外设间的直接传数，成存储器和外设间的直接传数，CPUCPU必须将必须将系统总线的控制权让给系统总线的控制权让给DMAC DMAC DB HOLD CPU HLDA AB DMAC MEM I/O请求响应D

8、MAC发存储器地址发存储器地址在总线上传送数据在总线上传送数据传送结束？传送结束？修改地址指针修改地址指针DMA结束，交还总线权结束，交还总线权CPU允许释放总线，向允许释放总线，向DMAC发出总线应答信号发出总线应答信号HLDADMAC向向CPU发总线申请发总线申请HOLDYN数据数据端口端口状态状态/控制控制端口端口DMA 控制器控制器地址寄存器地址寄存器计计数数器器控制控制/状态寄存器状态寄存器CPU存存储储器器数据缓冲数据缓冲寄存器寄存器DMA请求触发器输输 入入 设设 备备DMA响应响应ReadyDMA请求请求HOLDHLDAI/O空空间间内内存存空空间间I/O空空间间内内存存空空间

9、间存储器CPUABDBCB接口外设接口外设CPUABDBCB存储器存储器读写存储器读写I/O读写读写I/O端口地址选用的原则端口地址选用的原则微处理微处理器系统器系统外部输外部输入设备入设备A0 B0A1 B1A2 B2A3 B3A4 B4A5 B5A6 B6A7 B7EDIR234567891817161514131211119译码译码片选片选IORDIR=1 ， A BDIR=0 ， B A74LS245微处理微处理器系统器系统外部输外部输出设备出设备D0 Q0D1 Q1D2 Q2D3 Q3D4 Q4D5 Q5D6 Q6D7 Q7CLKCL R34781314171825691215161

10、974LS27311译码片选IOW74LS32+5V174LS32&A10A9A874L S30A6A5A4AENA1A3A14A13&A15A12A7A2&A11A0174LS2074LS04111R77AHIORIOWW77AH&A10A9A874LS30A6A5A4AENA1A3A14A13&A15A12A7A2&A11A0174LS2074LS04IOR74LS 32111R77AH12AGGDMACSAA5BA6CA71AEN0YINTRCS1YT/CCS2YPPICS3Y4Y5Y6Y7Y2BGA10A9&A11A8A14A13&A15A1274LS2074LS13874LS0612

11、2AGGBC11Y2Y3Y4Y5Y6Y7Y2BGAA2 1A0Y74LS13874LS08& A5A3A4A15A14A13A11A10 1 1 174LS32CCA6A7A8A9VA0A1A2IA=B74LS85A3B0B1B2B3IABIABOABOA=BDIPS0S1S2S3VCC8位并行输入端口8位并行输出端口+5V10k10k10k10k第0行第1行第2行第7行第0列 第1列 第2列 第3列 第7列是否有一行接地？键盘命令处理是是进位位为0？否否扫描值循环左移一位，使下一列为低电平键号 +1，计数值 -1否否读进行值行值循环右移一位是是结束是是全部扫描完？否否设键号 =0，计数器 =

12、列数行扫描初值 =11111110B输出扫描值，使某一行为低电平输出扫描值，使某一行为低电平CLKDATAD0D1D2D3D4D5D6D7PSE起始校验 停止(a)(b)SDATAD0D1D2D3D4D5D6D7P起始校验 停止主机CLK键盘DISDATTABLE并行输出端口(带锁存功能)并行输出端口（带锁存功能）D0D7D7D6D5D4D3D2D1D0D5D4D3D2D1D0位0位1位2位3位4位5D0D7段选段选位选位选图6.30 6 个数码管的显示接口电路并行输出端口(带锁存功能)并行输出端口（带锁存功能）D0D7D7D6D5D4D3D2D1D0D5D4D3D2D1D0位0位1位2位3位

13、4位5D0D7段选段选位选位选图6.30 6 个数码管的显示接口电路BUSY数据有效DATA数据有效ACK5sSTROB5sD0D7DIRAENIORA0A9IOWIRQ复位写数据读数据写控制读控制读状态数据线数据线控制控制线线状态线状态线5484输出数据寄存器数据收发器命令译码器输入数据缓冲器控制寄存器状态寄存器(2)状态寄存器(1)集电极驱动器打印机D7D6D5D4D3D2D1D0未定义1：有效1：数据口输入模式0：数据口输出模式中断允许信号打印机允许信号SLCTIN初始化信号INIT自动换行信号AUTOLF选通信号STROBD7D6D5D4D3D2D1D00：收到数据1：无纸1：打印机在线0：发生错误1：未发生中断1：不忙1：EPP 模式超时未定义