投稿嵌入式3G无线视频监控系统硬件设计与仿真.doc

《投稿嵌入式3G无线视频监控系统硬件设计与仿真.doc》由会员分享，可在线阅读，更多相关《投稿嵌入式3G无线视频监控系统硬件设计与仿真.doc（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流投稿嵌入式3G无线视频监控系统硬件设计与仿真.精品文档. 嵌入式3G无线视频监控系统硬件设计与SI仿真摘 要：提出了一种基于DaVinci平台的嵌入式3G无线视频监控系统的解决方案，该方案充分利用WCDMA网络的高带宽，可进行两路视频的同步监控。对系统的硬件设计进行了深入的探讨，设计了各个功能模块。应用Hyperlynx软件与IBIS模型对硬件PCB设计进行了仿真分析，有效地解决了系统DDR2接口电路中出现的反射、串扰等信号完整性（SI）方面的问题，充分保证了高速PCB设计的质量和速度。相比传统的有线视频监控，该方案更加灵活，使用范围更加广泛

2、。关键字：DaVinci；无线视频监控；PCB设计；DDR2；信号完整性中图分类号：TP303 文献标识码：AHardware design and SI simulation of embedded 3G wireless video surveillance systemHUANG Shuai, XU Xue-mei, XU Wei-qin, ZHOU Wen(Institute of Physics, Central South University, Changsha, Hunan, 410083)Abstract：A solution of embedded 3G wireless

3、video surveillance system based on DaVinci platform is proposed, which can realize two-way video surveillance parallelly by taking full advantage of the high-bandwidth of WCDMA network. The hardware design is discussed in depth and various functional modules of the system are designed. The signal in

4、tegrity (SI) problems such as reflection and crosstalk in DDR2 circuit interface are resolved effectively through simulation with Hyperlynx software and IBIS model，improving the quality and reducing the design time greatly during high-speed circuit PCB design. Compared to traditional wired video sur

5、veillance, the solution is more flexible and used more widely.Key words: DaVinci; wireless video surveillance; PCB design; DDR2; signal integrity0 引言基金项目：中国博士后基金资助项目（20070420825）；中南大学博士后基金资助项目；作者简介：黄帅(1985-)，男，湖南长沙人，硕士研究生，主要研究方向为高速系统设计与DSP应用。许雪梅(1971-)，女，湖南长沙人，博士后，副教授，硕士研究生导师。主要研究方向为嵌入式系统在无线通信中的应用。在

6、如今的信息社会，视频监控广泛应用到电力系统、电信机房、城市交通、小区治安等领域。但是，由于监控点分布范围散、数量多、距离远、甚至地处偏僻，传统的有线视频监控难以实现1。无线通信技术的日益发展，传输带宽不断提高，基于多种无线传输手段的视频监控以其特有的灵活性成为视频监控新的发展方向。随着3G的正式到来，移动通信数据网络为承载视频监控数据的传输提供了更好的条件和保障2。本文采用TI公司的DaVinci系列双核DSP TMS320DM6446作为系统核心处理器，利用WCDMA无线网卡E1750进行数据无线发射与接收，详细介绍了3G无线视频监控系统的硬件设计方案以及高速PCB设计中的信号完整性分析和仿

7、真策略。1 系统结构与工作原理系统主要由视频采集前端、WCDMA无线通信网络与Internet，监控服务端三个部分组成，系统结构如图1所示。系统基本工作原理是：摄像头采集到模拟视频信号经过数字化、 视频压缩编码后，通过WCDMA模块进行无线发射，视频数据通过过WCDMA网络和INTERNET发送到视频监控中心或各种接入INTERNET的移动终端，如手机，PDA等。监控中心和移动终端对视频流进行解码，即可看到监控现场的实时视频画面，用户还可发出指令对监控前端进行远程操控。由于采用3G无线通信网络，相比传统的CDMA/GPRS网络，带宽得到大幅的提高。CDMA峰值速率为153.6Kbps，而目前W

8、CDMA网络下行速率可达14.4Mbps，上行速率5.76Mbps，这为高质量视频传输奠定了很好的基础。视频采集前端TMS320DM6446WCDMA模块WCDMAINTERNET监控服务端图1 3G无线视频监控系统结构2 系统硬件设计与实现该系统采用独立于计算机的嵌入式设计方案，以双核DSP处理器TMS320DM6446（以下称DM6446）为核心，主要由音视频采集模块，音视频数据编码模块，存储器模块，电源模块以及无线发射模块组成，硬件结构如图2所示。2.1音视频编解码模块音视频编解码模块为系统的核心模块，系统采用DM6446芯片和相应外围芯片构成。DM6446是TI公司推出的高集成度的So

9、C视频芯片，包括一个ARM子系统、一个DSP子系统和一个视频处理子系统(VPSS)，同时还带有一个图像协处理器VICP和各种丰富的外设，其中ARM采用ARM926EJ-STM内核，主频达297MHz，DSP采用C64x+内核，主频达594MHz，指令数更是高达4752MIPS3。与前代DSP产品DM64x相比，成本降低了50%。DM6446具有ARM9内核，可以运行常见的嵌入式操作系统（如Linux，WinCE），具有强大的系统管理和外设控制能力。因此采用DM6446 DSP处理器在速度、功耗、成本上与多芯片系统相比具有较大的优势。3.3V1.8V1.2V DSP芯片 DM6446USBEMI

10、FASPVENCDDR2CCDCUARTJTAGCVBS S-videoCVBS S-video视频解码TVP5150视频解码TVP5150CVBS/VGA视频输出语音语音编码TLV320AIC23BDDR2MT47H64M16无线网卡E1750本地移动硬盘Nand FlashK9K1208电源管理模块图2 3G无线视频监控系统硬件结构图2.2音视频采集模块系统中的视频解码芯片使用TVP5150，该芯片支持两个复合视频或一个S端子输入。为充分利用无线网络带宽，系统使用两片TVP5150实现两路视频信号的同步采集编码以及传输。 DM6446只有一路像素同步信号PCLK，不能实现多路视频的同步输入

11、，一般都将多路视频输入设计为选通方式4。在本系统中，使用一块CPLD对两路视频信号进行同步，然后将16bit（2路8bit的RBT656视频数据）的数据传输到DM6446的CCD0:15，如图3所示。DM6446利用IIC接口通过CPLD对TVP5150进行控制和状态读写。TVP5150地址通过对芯片的YOUT7/IIC引脚进行上拉（0xBA）和下拉（0xB8）可实现地址的分配。除让两路视频的同步输入，CPLD还可起到电平转化的作用，将TVP5150的3.3V电平转换为DM6446的1.8V的IO电平，减少电平转换元件的使用。系统使用TI公司的TLV320AIC33作为音频编解码器，可与DM6

12、446的音频串行接口（ASP）无缝连接。系统工作时，DM6446与AIC23B 的数据交换的协议采用DSP模式，控制接口采用IIC，音频为立体声Line输入（不进行音频功率放大，噪声相对较低）。TVP5150DM6446TVP51501688CPLDXC2C128YOUT0:7INTREQSCLKSCLSDASDASCLSCLKINTREQYOUT0:7CCD0:15PCLKI2C-CLKI2C-DATGPIO47 图3 双路视频同步采集电路 2.3存储器模块系统的存储模块主要包括NAND flash、DDR2以及USB接口移动硬盘。DM6446中的ARM内核具有16KB用于boot的ROM，

13、为了存储系统程序和Linux内核，系统需要额外扩展持久性存储芯片。NAND Flash可集成度高，价格便宜，系统使用NAND flash存储器来存储启动代码和数据，也可以存储文件系统等信息。DM6446内部RAM容量太小，系统工作时必须使用外部RAM来装载内核镜像以及文件系统，视频数据在传输和处理中也需要大容量的RAM来进行数据暂存，故系统中使用两片数据宽度为16位的DDR2存储器组成宽度为32位的外部随机存储器，作为整个DM6446系统的缓冲中心。为方便数据的本地保存，系统可以通过USB2.0接口连接移动硬盘等大容量存储设备，保存好数据后可以拔下取走。2.4 3G无线发射与接收模块无线发射与

14、接收模块使用华为无线上网卡E1750，该模块使用WCDMA无线通信网络，支持上行最高速率HSUPA5.76Mbps；支持下行最高速率HSDPA 7.2Mbps。该速率远高于传统的CDMA与GPRS通信网络速率。该网卡使用USB接口，可与系统编解码模块的USB接口直接相连。DM6446的USB接口工作在主模式，无线网卡与移动硬盘作为系统的从设备。由于无线网卡需要系统USB接口提供电源，考虑DM6446的USB接口的输出功率有限，在设计USB接口时需要提高其输出功率。一个简单方法就是外接电源，USB设备使用电路板上5V电源独立供电，而不使用DM6446的USB接口的供电电压。2.5 电源管理模块系

15、统电源分为+5V, +3.3V, +1.8V及+1.2V四种，系统主电源为5V，其余电压均由5V电源供给。1.2V为内核供电，1.8V除了为DM6446的I/O与DDR2内存供电，3.3 V需要给大部分外设供电。本设计使用DC-DC稳压器TPS54310作为系统电源的供给芯片，可以持续输出3A的电流且符合系统5V主电压的输入。ARM启动DSP模式5下，ARM核应先于DSP核上电或两者同时上电，但内核电压要早于I/O电压上电。可将TPS54310（Core）的PWRGD引脚与TPS54310（I/O）的SS/ENA引脚相接，只有当TPS54310(Core)的输出电压稳定后，PWRGD引脚才会输

16、出高电平，这样可以保证当内核电压（同时上电）输出稳定后，TPS54310（I/O）才会输出电压，严格确保了上电次序。系统设计TPS3307-18D电源监控芯片监控板上的多个电源，一旦某个电源的电压降到一定的门限值以下时,就强制进入复位状态。3 硬件信号完整性分析与仿真在高速电路中，互连线成为具有分布函数的传输线，从而出现反射、串扰和延时等信号完整性问题。系统中工作频率最高部分为DSP与DDR2的接口电路，DM6446的ARM与DSP核心分别工作在297MHz和594MHz，DDR2接口控制器设定输出时钟频率为189MHz，双边传输速率达到378Mbps（从而确定DDR2仿真时钟为189MHz，

17、数据线仿真频率为189MHz）。如此高的数据流速不得不考虑硬件设计的信号完整性。下面应用Hyperlynx仿真软件和IBIS模型6对DDR2接口进行信号完整性仿真分析，根据仿真结果做出优化设计。3.1系统特性阻抗与PCB叠层设计特性阻抗是影响传输线电路中信号完整性的一个主要因素。阻抗控制必须结合系统叠层设计，好的系统叠层方案可以大大减小EMI及串扰7的影响。DM6446的管脚数为361，至少需要4层信号层才能将所有信号线由DSP管脚完全扇出，板层分布的做如下设计：SIG1/GND/ SIG2/VCC3.3/VCC1.8_1.2/SIG3/GND/SIG4。根据DSP管脚间距（31mil）和焊盘

18、直径（15mil），设定扇出线的线宽为5mil，安全间距5mil。由于低特性阻抗时串扰与累加时延相对较好，系统选择50欧姆特性阻抗。通过调节各层参数，将各层的特性阻抗都控制在50欧姆左右，最后确定叠层设计如图4所示，电路板厚度为62.3mil。图4 系统PCB叠层设计3.2反射分析反射指信号功率经过传输线传送给负载，未被负载完全吸收，返回到源端。阻抗不匹配是形成反射的根本原因8。由于数据线为双向传输，在系统中终端连接都为单一负载，故优先考虑采用串联端接。串联端接进行源端匹配，消除信号的二次反射且无须直流源相连，只需一个元件，有利于高密度布线。DDR2中，数据线采用ODT技术，ODT相当于戴维南

19、匹配，起到终端匹配的作用。系统中DM6446的DDR2控制接口并不提供ODT功能，所以数据线的阻抗匹配必须自行设计。系统使用图5所示的双向源端端接方案，利用DM6446与DDR2的IBIS模型，通过Hyperlynx软件仿真确定端接电阻的数值分别为：RS(A1)=10欧姆，RS(A2)=47欧姆。在189MHz下的仿真结果如图6所示，可以看出端接匹配后的信号质量明显好转，信号的抖动很小，这样设计的数据线噪声容限与IC设计的几乎不变。(a) (b)图6 DM6446读写DDR2数据眼图(a)读操作，(b)写操作；红色进行端接，黄色未端接3.3串扰分析多条平行线，其中某一线的串扰为其他几条线对其串

20、扰的综合结果9。然而实际中一般只需计算相邻两线间的串扰，其余线对其的串扰相比忽略不计。系统布线时，为保证信号时序同步，特将数据线DDR_D0:7，DQS0和DQM0作为一组进行布线，此时同组内数据线间的串扰问题必须认真考虑。由于远端串扰波形峰值远远大于近端串扰波峰值，线网峰值串扰电压将远端串扰作为主要考察对象。对信号线DDR_D0，DDR_D1以及DDR_D2进行串扰仿真，DDR_D0与DDR_D2在DDR_D1上的远端串扰电压仿真结果如图7与表1所示。根据仿真结果，在进行阻抗匹配的情况下，增大线间距可以大幅减小串扰电压，但同时会增大PCB布线面积，增加系统成本。因此，不改变线间距而减小线间耦

21、合距离是一个很好的办法，如绿线所示，当耦合距离进一步减小时，串扰峰值电压也会进一步减小。图7 DDR2读数据时DDR_D1串扰电压仿真表1 仿真结果对比耦合距离双向端接线间距串扰峰值电压黄3inch否5mil353.3mV红3inch是5mil111.7mV蓝3inch是10mil58.3mV绿1.5inch是5mil86.7mV4 结语 本文详细介绍了基于DaVinci双核平台的3G无线视频监控系统解决方案，采用独立于PC机的嵌入式设计，系统灵活性大大增强，适用范围也更加广泛。该平台可使用MPEG4，H.264等视频编解码算法，还可加入运动目标检测，人脸识别等算法，实现智能视频监控。本文对系

22、统的硬件设计进行了深入的探讨，设计了各个功能模块。应用Hyperlynx软件与IBIS模型对硬件PCB设计进行仿真分析，有效地解决了系统DDR2接口电路设计中出现的反射、串扰等信号完整性方面的问题，充分保证了设计的质量和设计速度，缩短产品的设计周期，做到了一次投板成功。参考文献：1 FU Xiang, GUO Bao-long. Framework for Distributed Video Surveillance in Heterogeneous EnvironmenC/2008 Fourth International Conference on Intelligent Informat

23、ion Hiding and Multimedia Signal Processing (IIH-MSP). Harbin, 2008: 826-829.2 ZHANG Jing, LIANG Xiong-jian. 3G in China: Environment and ProspectC/Portland International Conference on Management of Engineering and Technology. Portland, OR, 2007: 2988-2922.3 Texas Instruments Incorporated. TMS320DM6

24、446 Digital Media System-on-Chip (Rev.F) EB/OL. 2010-3-21. Http:/prod/folders/print/tms320dm6446.html.4 刘源，朱善安，叶旭东基于DM642 的嵌入式视频监控系统硬件设计J电子器件，2006，29(3)：905-9085 刘波基于DaVinci技术的图像压缩系统的研究D西安：中国科学院西安光学精密器械研究所，2008：35-386 陈伟，姚天任，黄秋元等基于信号完整性理论的PCB仿真设计与分析研究J武汉理工大学学报，2005，29(2)：273-2767 Sudo T, Sasaki H, M

25、asuda N, Drewniak J L. Electromagnetic interference (EMI)of system-on-package (SOP)J. Advanced Packaging, 2004, 27(2): 304-314.8 Adsure V, Kroger H, Weimin Shi. Improving signal integrity in circuit boards by incorporating embedded edge terminationsJ. Advanced Packaging, 2002, 25(1): 12-17.9 张海风Hyperlynx仿真与PCB设计M北京：机械工业出版社，2005：31-47