双层AMBA总线设计及其在SoC芯片设计中的应用.docx

《双层AMBA总线设计及其在SoC芯片设计中的应用.docx》由会员分享，可在线阅读，更多相关《双层AMBA总线设计及其在SoC芯片设计中的应用.docx（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、双层AMBA总线设计及其在SoC芯片设计中的应用双层AMBA总线设计及其在SoC芯片设计中的应用ronggang导语：本文给出的双层AMBA总线设计能极大地进步总线带宽，并使系统架构更为灵敏。文章具体介绍了此设计的实现，并从两个方面对两种总线方式进展了比拟摘要：AMBA总线是目前主流的片上总线。本文给出的双层AMBA总线设计能极大地进步总线带宽，并使系统架构更为灵敏。文章具体介绍了此设计的实现，并从两个方面对两种总线方式进展了比拟。关键词：双层AMBA总线;总线带宽;SoC一般讲来，SoC芯片是由片上芯核、用户设计的IP核以及将这两者集成在一起的总线组成的。片上芯核决定了使用何种片上总线以及芯

2、片的体系构造。ARM系列嵌入式微处理器凭借其高性能、低功耗的特点占据了市场的主要份额，ARM7TDMI因其相对低廉的价格在SoC芯片设计中应用比拟广泛。同时，ARM公司开发的AMBAAdvancedMicroprocessorsBusArchitecture片上总线架构由于其本身的高性能以及ARM核的广泛应用，成为了一种流行的片上总线构造。除了片上芯核和片上总线，各种由用户设计的或由供给商提供的IP也集成在SoC芯片上。ARM7TDMI需要通过总线访问各个Slave;DMA工作时也需要通过总线访问外设进展数据交换;而LCD控制器模块为了实现实时显示更是需要不断地通过总线来访问显存读取数据;系统

3、中其他的Master在工作时也要占用总线。十分要引起留意的是LCD控制器模块。彩屏显示需要很大的数据量，以一块320240、16bpp的TFT彩屏为例，其每一帧需要：32024016/8=153.6kByte。这么大的数据量不可能通过片上存储器提供，势必要通过存储器接口从外设获得。由于LCD控制器所需要的数据量很大并且需要实时显示，LCD控制器的工作将会占据大量的片上总线带宽，甚至影响整个系统的正常运行。而在目前的消费电子领域，支持彩屏应用几乎是不可缺少的。解决此问题可以通过采用优化总线切换算法、增加片内Cache、改良总线架构等方法。其中，优化总线切换算法带来的性能改善比拟有限，而Cache

4、本身设计的复杂性以及其License高昂费用，使之在很多情况下也不适宜。因此，采用双总线架构的AMBA不失为一个较好的选择。双总线架构AMBA及其实现在单层总线情况下，所有的Master和Slave都挂在AHB总线上。任何一个Master假如要访问Slave的话，都必须先申请总线，在获得总线所有权后，通过总线互联构造中的MUX进展地址、数据和控制信号的交换，而其他的Master此时必须等待。双层AMBA总线构造双层AMBA总线架构那么通过使用更为复杂的内部互联构造，可以同时有两组Master和Slave通过AMBA进展数据的交互，极大地进步了总线的带宽。而且任一个Master也都可以访问任一层

5、上的Slave。另外，在采用了双层AMBA总线以后，对于AHBMaster和AHBSlave来讲是透明的，不需要任何的修改。对于这个双层AMBA总线，设置其能支持16个Master和16个Slave，并且每层各带8个Master和8个Slave。其中的双层AMBA总线本身由三局部组成：Layer1的总线译码器、预仲裁器和多个数据选择器MUX;Layer2的总线译码器、预仲裁器和多个数据选择器;整个总线的核心仲裁器Arbiter。其中，前二者根本是一致的，而核心仲裁器是整个双层总线架构的核心。其原理是：每层的8个Master先在本层进展一次译码与仲裁，得到的结果送至核心仲裁器，再由核心仲裁器决定

6、状态的切换以及各个MUX怎样进展数据流和控制流的选择。内部部件的设计结合AMBA协议，以下介绍这个双层AMBA总线的各个组成部件。由于第二层的各个部件的设计和功能和第一层相似，因此只介绍第一层。Layer1的译码器该译码器采用集中式的地址译码机制，有利于进步外围设备的可移植性。译码器接收到当前占用总线的Master所发出的地址信号，生成对应于各个Slave的片选信号，送给核心仲裁器。片选信号的生成是通过与各个Slave的基址比拟得到的。值得留意的是，由于每个Master都可以访问Slave0Slave15的任一个，所以译码器要能生成至少16个片选信号。另外，每一层的译码器都应该要有一个缺省片选

7、信号，对应于缺省Slave。这个缺省Slave的响应分两种情况：对于IDLE或者BUSY传输，作出OKAY回应;对于NONSEQUENTIAL或者SEQUENTIAL传输，作出ERROR回应。Layer1的预仲裁器仲裁器接收各个Master发出的总线恳求信号HBusReq和所需的总线切换的判定信号，采用一定的总线仲裁算法，确定出可以占据总线的Master，并生成MtoSMUX1的控制信号。与单层的AMBA不同，其生成的HMaster_layer1、BusHgrant_layer1信号送到核心仲裁器，而不是直接送给各个HMaster。另外，接收到的当前Slave响应是从核心仲裁器送出来的。仲裁器

8、可以采用的总线切换算法有两种：固定优先级算法和循环优先级算法。在AMBA标准中，可以根据实际需要灵敏选择总线的切换算法。在这个部件里，采用了固定优先级的算法，即Master0优先级最低，而Master7优先级最高。Layer1的多路选择器在Layer1中共有4个MUX，分别是MtoSMUX1、MtoSMUX2、StoMMUX1和StoMMUX2。其中，MtoSMUX1接收Layer1仲裁器的信号作为片选信号，从8组总线信号中选择一组输出给核心仲裁器、Layer1的MtoSMUX2和Layer2的MtoSMUX2。对于MtoSMUX2，其控制信号是从核心仲裁器得到的，它的作用是从两组总线信号中选

9、择一组送给Layer1中相应的Slave。而StoMMUX1那么是接收核心仲裁器输出的片选信号，从Layer1的8组总线响应信号Hready、Hresp、Hrdata选择一组送给核心仲裁器、Layer1的StoMMUX2和Layer2的StoMMUX2。由StoMMUX2输出一组总线响应信号给Layer1的所有的Master。核心仲裁器核心仲裁器的主要作用是：从两层的译码器输出的片选信号出发，得到初始状态;再由Slave的响应信号以及传输状态来决定何时进展状态的切换;同时，根据自己所处的状态，输出相应信号给相关的MUX作为控制信号，输出Hmaster、BusHgrant信号给每层的Master

10、，以及输出相应的Slave响应信号给两层的预仲裁器。由于存在不同层的Master同时访问同一层的Slave的情况，核心仲裁器也要考虑总线切换算法。又由于在核心仲裁器里至多是两个Master抢占总线，故可以采用简单的循环优先级算法。核心仲裁器的主要局部是一个状态机，它由七个状态组成：IDLE：系统复位后进入此状态，完成局部数据的初始赋值;M1S1M2S2：Layer1的Master和Layer1的Slave通讯，Layer2的Master和Layer2的Slave通讯，即两层总线并行运行;M1S2M2S1：Layer1的Master和Layer2的Slave通讯，Layer2的Master和La

11、yer1的Slave通讯;M1S1M2S1：Layer1的Master和Layer1的Slave通讯，Layer2的Master在等待和Layer1的Slave的通讯;M1S2M2S2：Layer1的Master和Layer2的Slave通讯，Layer2的Master在等待和Layer2的Slave的通讯;M2S1M1S1：Layer2的Master和Layer1的Slave通讯，Layer1的Master在等待和Layer1的Slave的通讯;M2S2M1S2：Layer2的Master和Layer2的Slave通讯，Layer1的Master在等待和Layer2的Slave的通讯。这七个

12、状态之间的切换是由两层译码器给出的片选信号、当前占据总线的Master发出的控制信号以及与此Master通讯的Slave的响应信号共同决定的。当涉及到ARMMaster的状态切换，需考虑三级流水线特性，给予适当的等待周期。另外，在核心仲裁器里还有一级输入锁存局部，用于锁存正在等待的Master发出的地址和控制信号。设计结果以及测试平台的建立对于以上实现，采用Verilog语言在RTL级进展描绘，使用Synopsys的VCS工具进展功能仿真。为了验证以上设计的正确性，针对图1所示的架构，把单层AMBA改为双层的AMBA，并把LCDCMaster和LCDCSlave移至第二层。同时在第二层增加了一

13、个简单的MCSlave，并在其外面挂了SRAM、SDRAM的存储器模型，其中的SDRAM用于LCDCMaster显存数据的存放，其他的构造保持不变如图3。同时，还预备了一套基于ARM汇编语言的测试程序进展系统的配置。在这个测试程序运行以后，共有三个Master：ARMMaster、DMAMaster和LCDCMaster会不断访问总线。结果说明设计是正确的：ARMMaster可以对Layer2的Slave进展配置;在第二层的LCDCMaster从同层的MCSlave读数据的同时，第一层的Master正在访问同层的Slave;Layer1的其他Master也可以申请到Layer2的总线以访问La

14、yer2的外存。另外，为了考察LCD控制器对总线的占用率，在AHB上挂了一个HmasterMonitor的子模块，用于统计各个Master占据当前总线的时钟周期数。两种总线方式的比拟从两个方面比拟单层AMBA总线与双层AMBA总线的设计。首先，从降低LCD控制器总线占用率方面看。由表1可以看出，在使用单层AMBA总线的情况下，LCD控制器占用的总线带宽都比拟大：对于典型的320240、16bpp的TFT彩屏，LCD控制器占用了16.3%的总线带宽。使用双层AMBA总线时，除了ARMMaster对两个Slave进展配置要占总线周期以外，LCD控制器将只会占用Layer2的带宽。其次，从综合的结果

15、看，双层AMBA占用的面积要大一些。在包括APB模块的情况下，单层AMBA综合得到的面积为17000门，而双层AMBA的面积为18500门。两者都支持16个Master和16个Slave。采用TSMC0.25工艺标准单元库，使用Synopsys的DesignCompiler工具进展门级网表的综合。对于双层AMBA总线的实际的应用，可以把Layer1的MCSlave外接非易失性存储器，而Layer2的MCSlave外接易失性存储器。这样，可以把指令区置于Layer1,而数据区置于Layer2。于是，ARMMaster的取指操纵就可以在Layer1完成，而LCD控制器对显存数据的读取那么在Laye

16、r2完成。而这两者恰正是占总线带宽很大的操纵，因此很大程度上减少了各个Master由于总线抢占而等待的时间，进步了总线带宽。ARM7TDMI在SoC芯片的设计中得到了极大的应用，但由于其自身不带Cache，使之需要频繁访问外存。假如此时片上集成了其他需要很大数据带宽的模块，就会使系统的性能大幅下降。而双层AMBA总线在占用面积略为增加的条件下，能极大地进步总线带宽，并且提供了更为灵敏的系统架构。这对于基于ARM7TDMI的SoC芯片以及其他类似架构的SoC芯片来讲，有着很重要的意义和实用价值。1AdvancedMicrocontrollerBusArchitectureAMBASpecification.ARMCo.Ltd,20002Multi-layerAHBOverview.ARMCo.Ltd,20013张庆利.AMBA片内总线构造的设计.微处理机.2002年5月作者简介：彭炜丰，东南大学专用集成电路工程技术研究中心硕士研究生，研究方向为数字专用集成电路设计与验证。潘江涛，东南大学专用集成电路工程技术研究中心硕士研究生，研究方向为数字专用集成电路设计。刘新宁，东南大学专用集成电路工程技术研究中心老师。