PC工作站在DWCS软基站中的应用.docx

《PC工作站在DWCS软基站中的应用.docx》由会员分享，可在线阅读，更多相关《PC工作站在DWCS软基站中的应用.docx（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、PC工作站在DWCS软基站中的应用ronggang导语：本文结合软件无线电相关技术，研究PC工作站在DWCS基站中的应用。本文将具体分析软基站设计及实现的关键问题，并给出软基站系统的实测性能摘要：分布式无线通讯系统DistributedWirelessCommunicationSystem，DWCS是近几年提出的一种新型无线通讯体系构造，系统采用网络无线电技术，信号处理和控制模块均在PC工作站中完成。本文结合软件无线电相关技术，研究PC工作站在DWCS基站中的应用。本文将具体分析软基站设计及实现的关键问题，并给出软基站系统的实测性能。关键词：DWCS，软基站，软件无线电，网络无线电分布式无线通

2、讯系统DistributedWirelessCommunicationSystem,缩写为DWCS采用分布式天线、分布式处理控制、结合信号处理等技术，进步了系统频谱效率和功率效率，增强了系统灵敏性和扩展性。DWCS中采用了网络无线电networkradio的设计思想。网络无线电是通用途理器单元通过光纤互连，构成高性能的计算集群，完成系统信号处理及控制功能，与软件无线电类似，其构造灵敏，具有很强的系统扩展性，并具有更快的计算速率、可支持更高的网络吞吐量。软件无线电系统中的通用途理器通常是DSP/FPGA等专用器件，本文所设计的软基站系统中那么采用了PC机工作站作为信号处理单元。表1具体比拟DSP

3、/FPGA和PC工作站的优缺点。align=center表1DSP与PC工作站性能比拟/align本文构造如下：首先将介绍软基站的系统构造，以及所需要的软硬件;其次重点讨论软基站设计及实现中所面临的难点问题，包括：网络吞吐量、子模块运行速率以及系统运行速率;最后给出实际解决方案和系统实测性能分析。1.软基站系统设计1.1系统框图系统整体框架如图1，为单发六收构造。挪动台由视频终端和发射机构成，基站端由六台接收机以及PC工作站集群构成。摄像头实时收集图像，经发射机处理后，送至无线信道;基站六路接收机收到信号后，把信号传至工作站处理，最后在终端输出显示。实际上，该系统对业务是透明的，不但可以传输视

4、频，也可以传输其他业务数据。align=center图1系统构造图/align1.2计算集群配置计算集群由两台PC机工作站组成，配置根本一样：cupAMDsempron2500+64位;内存512MB，DDR400;网络接口适配器100Mbps;网络交换机100Mbps。软件平台是Redhat9.0,内核版本2.4.20-8。为了进步信号处理速度，有些信号处理模块采用intel的SSE和SSE2指令集优化，须用高版本编译器，本系统使用的gcc3.3.1。2关键问题分析及性能测试2.1A/D吞吐量瓶颈射频信号经过A/D采样之后的数据量非常庞大，例如采用8bit，50MHzA/D，采样之后输出数据

5、率达400Mbps;假如同时处理六路接收信号，那么最高速率将到达400Mbps6=2.4Gbps，现有网络中很难支持如此高的数据传输。本系统设计中在A/D采样数据发送给PC之前，首先把数据率降下来。因此，为每一路接收天线装备接收机，用于对A/D采样之后的信号预处理，把射频信号转化成基带信号，以降低数据率。接收机基于FPGA实现，其功能包括：数字下变频、帧同步、AGC、AFC等。接收机的引入，把接收信号分两级处理，解决了A/D吞吐量瓶颈。8bit，50MHzA/D采样数据速率是400Mbps，通过接收机，转变成基带信号速率降至3.25MB/s.六路信号总速率最高到19.50MB/s,可以在现有的

6、网络条件中传输。图2是信号处理模块的逻辑图，接收机首先对信号预处理，做A/D采样、下变频、帧同步;而信号处理的其他模块在计算集群PC工作站中完成。2.2子模块吞吐才能优化在上述软基站构造中，PC工作站承当的信号处理模块包括：信道质量估计、单载波频域平衡、解扰、解交织以及TPC译码等。由于PC机的计算才能相对较弱，有可能使某子模块运算速率过低，影响系统性能，所以设计时必须优化各子模块的计算吞吐速率。align=center图2软基站功能框图/align表2是主要模块在当前系统中能到达的最高速率。为准确测出峰值，测试时只运行单个模块。从表中可以得出：以太网接收、信道质量估计以及单载波频域平衡计算速

7、度比拟高，能到达12MB/s;TPC译码比拟慢，只能到3.5MB/s左右。可以预测，当各模块连在一起时，TPC译码会成为系统的瓶颈。align=center表2各子模块最高速率MB/s/align固然TPC译码速率比别的模块慢，但仍比chip速率1.625MB/s高。每个模块的速率均比chip速率要高，能知足设计需要。对于速率过低的模块，有两种解决方法：1.通过改良程序来进步模块效率，例如，对于数据流处理，用奔腾指令集SSE和SSE2进展优化。2.通过拆分模块来降低模块运行时间。将十分耗时的模块拆分成多个模块，然后分配到多台PC机上运算。公道拆分模块可以提升模块运行速度。2.3系统工作速率系统

8、的工作速率固然受限于各子模块的最高速率，但通常比子模块速率低。这是由于，各模块在运行时会抢占CPU、内存等有限物理资源;同时，各模块之间数据传递以及同步也会降低模块运行效率。表3是各模块一起工作时，测得的系统吞吐量。系统主要包括四个模块：信道质量估计、单载波频域平衡、TPC译码。测试时，将四个模块按不同组合分别分配到两台PC机。其中，PC1、PC2是这两台PC机编号。align=center表3工作站吞吐量测试/align模块的最正确分配策略：TPC译码单独在一台PC机上运行，其余模块都分配到另一台PC上。这种分配方法能使系统速率到达3.01MB/s。TPC译码在所有模块中计算量最大，占用硬件

9、资源最多，给它单独分配一台PC机能尽可能的知足计算需要，因此能进步系统运行速度。为了使系统到达最正确速率，调度模块时，应该为计算比拟复杂的模块提供尽可能多的资源;相邻模块应尽量安置在同一PC机内，减少系统在网络上传递数据带来的开销。总结与展望本文具体讨论了DWCS软基站设计中所面临的问题，提出理解决方法，并且对设计系统进展测试，分析系统整体性能，最终得出该系统具有比拟高的信号处理速率，能到达3.0MB/s，知足系统设计的需要。本文作者创新点:研究新型无线通讯系统DWCS的特性,并首次实现将PC工作站应用在DWCS基站中;研究并讨论软基站设计及实现的关键问题.设计并实现了一套完好DWCS通讯系统

10、,并对软基站系统进展实际性能测试，对DWCS系统的开展具有比拟重要的意义。参考文献：1S.Zhou,M.Zhao,X.Xu,J.Wang,Y.Yao,“Distributedwirelesscommunicationsystem:anewarchitectureforfuturepublicwirelessaccess,IEEEComm.Mag.,vol.41,pp.108113,Mar20032汪凯斌,软件无线电在挪动通讯基站中的应用研究，西北工业大学，2004.3VanuBose,MichaelIsmert,MattWelborn,JohnGuttag,“VirtualRadio,IEEEJournalonSelectedAreasincommunication,Vol.17,No.4,April,1999,591-602.4李俊平,梅洪,基于Linux的实时平台的研究,微计算机信息,2005年07期P21-23.