基于DM642机器视觉系统的设计与实现.docx

《基于DM642机器视觉系统的设计与实现.docx》由会员分享，可在线阅读，更多相关《基于DM642机器视觉系统的设计与实现.docx（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、基于DM642机器视觉系统的设计与实现等等。而在国内，工业视觉系统尚处于概念导入期，导致以上各行业的应用很少，即便是有，也只是低端方面的应用，大多数国内公司多代理国外公司产品，自主研发的相对较少，这样产品在国内售价相对很高，导致很多工厂在权衡利弊之后，放弃了使用机器视觉的想法。但随着我国配套根底建立的完善，技术、资金的积累，各行各业对采用图像和机器视觉技术的工业自动化、智能化需求开场广泛出现，同时也由于视频收集系统硬件产品的价格下降，国内有关大专院校和研究所近两年在图像和机器视觉技术领域进展了积极思考和大胆的尝试，逐步开场了工业现场的应用。另外，各行业的领先企业在解决了消费自动化的问题以后，已

2、开场将目光转向视觉测量自动化方面。这些应用大多集中在如药品检测分装、印刷色彩检测等。真正高端的应用还很少，因此，以上相关行业的应用空间还比拟大。嵌入式系统和网络化是机器视觉系统开展的两个趋势：1嵌入式系统使得数据收集、自动控制和图像检测集成得更加严密，另外基于嵌入式系统的机器视觉系统具有极低的功耗。2网络化是嵌入式系统的开展趋势，其在工业自动化领域的应用也越来越广泛，机器视觉于网络通讯等先进技术的结合正在改变工业自动化消费的相貌。当前，机器视觉与运动控制，网络通讯等先进技术的结合正在改变工业自动化消费的相貌，而同时具备运动控制，机器视觉，网络通讯几方面技术背景的企业无疑将走在前列。2、系统硬件

3、设计本次设计以啤酒瓶检测为设计背景，结合机器视觉的这两大开展趋势，开发以TI公司TMS320DM642为核心的嵌入式系统，并应用以太网技术进展图像传输。设计模块示意图：align=center图1.硬件组成/align2.1视频收集模块模拟视频信号采用非标准制式,相机工作在外触发方式下,由FPGA提供触发信号,每触发一次,相机传送一场信号。进入电路板的视频信号幅值为1V,先经过视频运算放大器EL4089放大并嵌位，使幅值升为2V.之后信号分两路，一路送ISL59885视频同步别离芯片产生行同步、场同步信号，一路经AD9200进展模数转换。将视频信号解码出行同步、场同步及8位的亮度信号送入FPG

4、A模块。2.2FPGA模块Altera公司的EP1K100系列是性价比拟高的可编程逻辑器件，它具有10万等效系统门，核电压为2.5V，端口电压兼容5V、3.3V，工作频率可达250MHz，可知足本卡多电压高频率工作要求。这一局部主要负责整个板卡的逻辑控制，时序调整。FPGA接收视频的行、场同步及亮度信号，并在FPGA中进展图像的预处理，可以在FPGA中进展二值化、sobel边沿分割、中值滤波。将处理后的亮度信号送入DM642的视频口。由于ISL59885产生的行同步信号每两行别离出一个，为了正确的收集，FPGA须在每两个行同步的中间参加一个行同步信号，送往DM642的视频口。另外FPGA还负责

5、视频收集局部的采样频率、嵌位信号的产生，并行IO控制信号的产生，以及串行接口局部通讯协议RS-232、RS-442的选择等等。2.3DM642模块与存储模块2.3.1TMS320DM642模块：DM642是TI公司新近推出的一款应用于视频和图像处理方面的芯片,他采用TMS320C64X系列DSPs的内核,集成了一些面向视频及图像处理的外围设备,例如集成了三个可配置的视频口,10/100MbpsEthernetMAC，多通道串行音频接口McASP及66MHz32位PCI总线。TMS320DM642采用TI公司开发的第二代高性能超长指令字构造VelociT1.2TM，在每个时钟周期内可执行2个16

6、16位的乘法或者4个88位的乘法。TMS320DM642内含6个算术逻辑单元,在每个时钟周期内都可执行2个16位或者4个8位的加减比拟挪动等运算。在600MHz的时钟频率下,DM642每秒可以进展24亿次16位的乘累加或者48亿次8位的乘累加。这样强大的运算才能，使得DM642可以进展实时的多视频处理和图像处理。本设计利用视频口进展图像收集，用以太网接口实现图像传输。视频口可以支持BT.656、HDTVY/C、MPEG-2Transportstreaminput等多种格式的视频数据的输入输出。本次设计采用逐行扫描且只收集亮度数据，视频口工作在YcbCr4：2：2方式下。视频口与DM642的ED

7、MA结合，每收集一行图像数据便启动一次EDMA同步事件，将数据从接收FIFO中倒到SDRAM中暂存下来。一场图像数据收集之后，采用EDMA链接自动重新配置EDMA参数。整个图像收集只消耗极少的CPU时间，使CPU可以把精力集中到后面的图像处理工作中。2.3.2存储器模块外扩了SDRAM及FLASH两种存储器。1SDRAM存储器在CE0空间连接了64bit的SDRAM总线。选取2片48LCHM3282来构成SDRAM。这32M的SDRAM空间用来存储程图像数据和图像处理中间结果等信息。总线由外部PLL驱动设备控制，在133MHz的最正确运行状态下运行。SDRAM的刷新由TMS320DM642自动

8、控制。2FLASH存储器本系统扩展了1M的FLASH，映射在CE1空间的低位。FLASH存储器选用1M8的MBM29DL800。FLASH存储器主要用于DSPs程序的存储。CE1空间被配置成8bit，异步接口，FLASH存储器也是8bit。复位后的默认地址是000，并进展1K数据的上电自动引导。2.4以太网模块DM642上的EMAC接口为DSP处理内核与网络提供了一个有效的接口。他支持10Base-T、100Base-TX，可工作在10Mbits/second和100Mbits/second的速度下进展全双工或者半双工传输。并提供硬件流量控制和QOS支持。DM642的EMAC接口支持到计算机网

9、络协议的数据链路层，支持标准的MII接口媒体无关接口与物理层设备相连。物理层设备使用BROADCOM公司的BCM5221，加Pulse公司的1：1型隔离变压器H1102。网络图像及控制信息的传输采用非面向连接的UDP协议，对于480480大小的8位灰度的图像，每秒可传送20幅。2.5IO模块与串行接口模块IO接口由FPGA控制，用于向机械局部、自动控制局部发送控制信号，并行IO接口有两路，一路经LV162245驱动输出，一路经光耦进展隔离输出。串行接口使用TI公司的TL16C752BUART，他与ST16C550UART引脚兼容，并具有更大的发送、接收FIFO缓存发送、接收各64Byte，支持

10、硬件、软件流量控制。电平转换采用MAXIM公司的MAX3160，RS-232、RS-485、RS-422等多种传输协议。3、FPGA实现图像预处理算法以FPGA实现33Sobel边沿检测为例，介绍FPGA实现图像预处理的方法。首先,应从视频信号中提取出33大小的图像框。须使用三个FIFO，其大小与一行像素大小一样，将三个FIFO串行连接在一起。用视频信号的前三行充满三个FIFO，之后每来一个像素在写入FIFO的同时,从每个FIFO中读出一个像素的亮度值，分别放入三个移位存放器。如此，在三个像素点之后就得到一个33的矩形框。随着视频信号的不断流入，矩形框将遍历整个图像区域。之后，就可以对提取出来

11、的像素点，进展各种算法的处理。以下是用Verilog语言描绘的33Sobel算子：wire10:0temp1,temp2,temp3,temp4;wire7:0sobel1,sobel2,sobel3,sobel4;wire7:0dataout;assigntemp1=temp1+temp2+temp3;assigntemp2=temp7+temp8+temp9;assigntemp3=temp1+temp4+temp7;assigntemp4=temp3+temp6+temp9;assignsobel1=temp1temp2?temp1-temp2:0;assignsobel2=temp3t

12、emp4?temp3-temp4:0;assignsobel3=sobel18d255?8d255:sobel1;assignsobel4=sobel28d255?8d255:sobel2;assigndataout7:0=sobel3sobel4?sobel37:0:sobel47:0;其中，考虑到了数据计算的溢出或者结果为负值的情况，边沿检测效果良好。4、完毕语本次设计为机器视觉系统搭建图像处理局部的硬件平台，结合机器视觉系统开展的两大趋势：嵌入式系统与网络技术。基于美国德州仪器公司新近推出的6000系列DSPs芯片TMS320CDM642，利用TMS320DM642芯片上提供的VideoPort和EthernetMediaAccessController实现视频收集与网络技术的结合。利用在线可编程技术，在FPGA中实现必要的图像预处理算法，减轻TMS320DM642的负担，为后续的图像实时检测打下了良好的根底。本次设计实现了对于480480的灰度图像，通过以太网进展25Frames/s的流畅的传输。以下为FPGA实现的Sobel边沿提取算法的效果：