基于FPGA设计航空电子系统.docx

《基于FPGA设计航空电子系统.docx》由会员分享，可在线阅读，更多相关《基于FPGA设计航空电子系统.docx（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、基于FPGA设计航空电子系统fenghy导语：基于现场可编程门阵列FPGA核心的施行表达了先进的当代航空电子设计方法。基于现场可编程门阵列FPGA核心的施行表达了先进的当代航空电子设计方法。这项技术具有多种上风,如废弃组件治理、降低设计风险、进步集成度、减小体积、降低功耗和进步故障平均间隔时间MTBF等,吸引着用户将原来的系统转移到此项技术。MIL-STD-1553的市场可能随着这种趋势而繁荣起来;事实上,某些客户已经觉得这项技术的施行有点姗姗来迟。MIL-STD-1553核心带来了多种好处,它代表着彻底辞别了ASIC传统。FPGA中参加一项知识产权核心,就获得了一种与众不同的特性,而成为一个

2、非常专业的高级子系统。这为增强MIL-STD-1553的设计提供了千载难逢的时机。系统设计面临的问题由于竞争的压力和对最正确战斗性能无止境的追求,军用航空电子从简单、独立的设备开展到如今以每秒百万位乃至更快的速度交换信息的高级智能系统网络。这也带来了必须克制的很多设计问题见表1。在要求高性能的军用设计中,每项设计都要减少空间、功耗和重量,知足这些要求至关重要。这项要求直接作用于芯片级别,单一芯片体积减小后对所需板卡的要求也会降低,进而降低了对封装外壳、固定元件、冷却器件甚至是电源的要求。同样,每多增加一个组件,都会增加一些引发故障的时机。减少芯片数目的设计必然有助于缓解这些问题。废弃那么是像M

3、IL-STD-1553设计施行这类长期工程所面临的另一个问题。每个组件无论其是由世界最大的制造商提供,还是来自于产量较小的专业供给商,都存在着废弃的风险。单一;的组件不但面临着被废弃的风险,还有个长期价格保护的问题,十分是那些从原有工程继承的设计,这个问题更为明显。对于已经部署的系统,由于所涉及的代价过高,应尽量防止由于废弃组件而重新对系统进展验证。当系统架构师指定一种系统设计时,必然会存在架构无法正确实现的某种风险。一个非常典型的问题是：经常在设计经过中或者架构确定很久之后如在集成阶段,才知道需求有所变化。这些变化一般都会增加对架构的要求,并提出一些关于设计的常见问题,如：设计足够灵敏吗？能

4、提供充分的处理才能吗？功能在硬件和软件之间是否得以有效且高效地进展了区分？能到达关键时间要求吗？理想状况下,所选定的架构应功能强大、应用灵敏,足以在初始部署阶段就将风险降到最低,并且提供了一个允许系统随着时间开展的平台。理想条件下,一个MIL-STD-1553设计师可以采用传统的技术,使用有多个;的COTS组件来解决这些问题。这种由大量市场提供的组件在性价比上有明显的上风。MIL-STD-1553简介请看一下数据传输途径,即图1中的MIL-STD-1553总线构造。MIL-STD-1553是一种定义数据总线的电子和协议特点的军用标准。作为一种在军用和商用领域广泛应用超过25年之久的总线,并且符

5、合MIL-STD-1553标准,它能以1Mbit/s的速率高度准确、极为可靠地传输数据。根据MIL-STD-1553标准的规定,总线构造由三个不同的硬件组成：总线控制器总线控制器是总线上唯一允许在数据总线上发出命令,并负责引导数据总线中数据流的硬件设备。假如同时有几个终端可以实现总线控制器的功能,同一时间内只能有一个处于活动状态。总线监视器总线监视器是一个可以监控总线上信息交换的终端。它可以用于飞行测试记录、飞行故障诊断、维护记录与任务分析,同时还可作为一个备用总线控制器,它有足够的信息可以接替总线控制器。然而,总线监视器是一个被动的设备,它不能报告所传输信息的状态。远程终端每个远程终端都包括

6、在数据总线和子系统间传输数据所必须的电子器件和支持性中间件。对于MIL-STD-1553,子系统就是所传输数据的发送者和接收者。这些终端不能作为总线控制器或者总线监视器使用。MIL-STD-1553系统施行像其它军用网络技术一样,航空电子市场中的MIL-STD-1553测试和仿真施行也经历了从庞大的DECUnibus卡到19英寸的通过机架安装的组件,又开展到用于VME和PCI系统上的较小、较为集成的多通道背板,如今又出现了更小、集成度更高的PCMCIA接口。图2描绘了专用的MIL-STD-1553ASIC芯片制造商的施行从离散的协议和收发器芯片组精简到单一的体积小、功耗低的ASIC的开展经过。

7、过去,典型的MIL-STD-1553系统一般都由多个COTS组件构成,MIL-STD-1553I/O通常由单一;的带有内部处理功能的ASIC提供,这种内部处理可提供消息处理与缓冲以及对MIL-STD-1553比特流进展编解码等。ASIC中可能含有也可能没有向MIL-STD-1553总线提供物理接口的收发器组件。每个ASIC为一个双冗余MIL-STD-1553通道提供此功能,所以支持多个MIL-STD-1553通道的系统就需要多个ASIC和收发器。与每个MIL-STD-1553总线的连接是通过板载变压器实现的。最后,由一个或者几个可编程的FPGA设备将MIL-STD-1553ASIC连接到主系统

8、,并提供更多的系统功能,如其它I/O、存储器访问和处理器接口等。FPGA有多种密度,通常以逻辑单元或者门来度量。它们有多种形式架构,提供了丰富的I/O引脚可供使用。FPGA还可提供内部存贮器。例如,当前由Xilinx推出的一流的FPGA存贮容量比三年前约增加了10倍。而且还进步了内部速度,降低了本钱。当代FPGA海量的存贮和功能使其成为MIL-STD-1553设计最理想的选择。其核心为预先定义的、且经过测试的功能,这些功能可以应用到FPGA设计中。促使工程师们为MIL-STD-1553施行选择IP设计的原因有很多,其中包括：废弃部件治理利用IP核心可以显著地降低废弃的风险。设计师不会束缚于某一

9、个特定的部件、甚至是FPGA制造商。这与随时可能会被放弃的单一;的专用MIL-STD-1553协议ASIC和处理器及其制造方法形成了鲜明的比照。对电路施行FPGA后,设计可移植到最新的FPGA中,一般都无须改变其功能,减少了对软件的修改通常是工程中本钱最大的局部。减小体积、进步可靠性、降低功耗和重量将多种功能,包括处理器、I/O、MIL-STD-1553和背板电路综合到单一的IC中,可显著地减少部件数目、板卡空间和热负荷。这样就增加了可靠性,进而进步了MTBF。减少部件数目可以降低飞行设备系统对重量、空间及功耗的需求。如图3所示,设计人员可以将多种功能综合到单一的逻辑设备中,减少了部件的数目和

10、体积。降低本钱由于施行了FPGA核心,消费和生命周期的本钱会随着时间而下降。FPGA价格历来是随着工程的进展而显著地下滑,而ASIC在长期的消费经过中价格却会上涨。很多航空电子系统已经在其设计中采用了FPGA,一个MIL-STD-1553核心实例可以轻松地融入现有的芯片或者同系列的其他更密集的芯片中。单一FPGA中集中了多通道实例可进一步节省本钱,只由于单一FPGA内可以包容多个通道接口。便于重新编程由于支持对现场硬件的重新编程,核心的施行显著降低了设计风险。假如系统需求发生变化,或要修复一个错误时,基于FPGA的设计可以在软件的控制下进展晋级。这种灵敏性还可以在硬件构造完成后,在硬件和软件间

11、重新区分功能。例如,假如在集成阶段发现软件不能有效地响应一个实时势件,可以将该功能下移到FPGA级别,这样就将原由软件实现的功能转化为硬件功能。适应多种机体灵敏、可重新编程的解决方案适于为多种机体构架或者针对多用处根底设计的飞航测试线上可更换件LRU。由于USAF和NATO的多种机体采用从MIL-STD-1553B标准别离出来的协议,所以多种机体的LRU需要灵敏、可编程的设计。某些设计施行了通过特殊的子地址或者形式代码协议进展寻址扩展的数据集。很多固定翼和可旋转翼飞机同时采用了较老的MIL-STD-1553A和MIL-STD-1553BLRU,这就要求总线控制器和总线监视器可以处理不同的协议。

12、对MIL-STD-1553系统设计采用基于核心的施行当代FPGA的强大功能使其成为MIL-STD-1553设计的理想选择,这就是CondorEngineering推出FlightCORE的原因。FlightCORE是一种允许设计人员在各种Altera和Xilinx的FPGA中轻松实现无版权的实例化设计的MIL-STD-1553IP。多数情况下,利用Xilinx综合技术XST或者AlteraQuartusII集成综合技术QIS,FlightCORE1553可以在两天内成功地集成。如图4所示,用户只须将CondorEngineering的IP核心与其自身逻辑和CondorEngineering的个

13、别化模块3mmx3mm集成,即可实现高性能的MIL-STD-1553设计。FlightCORE还允许开发人员选择存储器的大小以恰好地与其系统需求相匹配。图4还显示了可以施行内部存贮和/或者外部双端口随机存贮器。该产品还提供了ManchesterII编码与解码、信息协议验证与正当化及为接口控制和编程施行简单的分享存贮架构等所有的必要组件。只需增加外部收发器即可,如标准的COTSMIL-STD-1553或者RS-485收发器。单一芯片上集中多个实例类似CondorEngineering的FlightCORE这样的MIL-STD-1553解决方案需要少量的FPGA资源,约为3,000个逻辑单元,148kbit的内存和不到20个引脚不包括外部主存总线。较小的体积使在单一芯片上放置多个互相独立的实例成为可能,如图3所示,某些程序可以在单一FPGA上集中8到10个实例。FPGA与其包容的“知识产权使设计人员可以对LRU进展修改或者专门设计,以适应不同的航空电子通讯、武器系统和日新月异的晋级之间的微小差异。像CondorEngineering的MIL-STD-1553、1Mb和10Mb的FlightCOREIP这样的通讯核心,提供了一种直接而灵敏的方法,可有效地解决日益增长的功能和废弃问题。