基于ADV202的嵌入式视频压缩系统软硬件设计.docx

《基于ADV202的嵌入式视频压缩系统软硬件设计.docx》由会员分享，可在线阅读，更多相关《基于ADV202的嵌入式视频压缩系统软硬件设计.docx（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、基于ADV202的嵌入式视频压缩系统软硬件设计基于ADV202的嵌入式视频压缩系统软硬件设计caojing导语：ADV202是美国AD公司开发的实时JPEG2000编解码芯片。介绍了一种基于ADV202芯片的嵌入式视频压缩系统。摘要：ADV202是美国AD公司开发的实时JPEG2000编解码芯片。介绍了一种基于ADV202芯片的嵌入式视频压缩系统，该系统把PAL/NTSC制式的视频信号压缩为JPEc2000标准的视频码流输出，具有广阔的应用前景。重点讨论了系统硬件电路设计及软件流程设计。关键词：JPEG2000ADV202嵌入式视频压缩国际标准化组织ISO和国际电信联盟ITU于2000年12月

2、正式推出了JPEG2000标准，该标准采用以离散小渡变换为主的多解析编码方法，具有很多优良的特性，然而一直未获得广泛的应用。AD公司于2004年推出了能实时压缩和解压缩高质量运动图像和静止数字图像的JPEG2000编解码芯片ADV202。本文基于ADV202设计一个完好的嵌入式视频压缩系统，其中包括硬件电路设计和软件流程设计，该系统具有USB接口，支持热插拔，无需主机控制。1ADV202芯片介绍ADV202是美国AD公司新近推出的一款用于视频和高带宽静止图像压缩的单片IPEG2000ISOIECl5444-1图像压缩标准编解码芯片，是当今市场上惟一具有实时压缩和解压缩标准SD视频信号和高明晰度

3、HDTV视频信号的芯片，专利的空间高效递归滤波SURF技术使其具有低功耗和低本钱的小波压缩。它提供的专用视频接口可以无缝连接到删ITU.R-BT656，SMPTE125M、SMPTE293M525p等标准的数字视频接口，灵敏的异步SRAM风格的主机接口允许无缝连接到大多数1632位的微控制器和ASIC器件。ADV202的内部功能框图如图1所示，输入的视频或者图像数据进入视频接口后经过解交织传输到小波变换引擎中。在小波引擎中，每帧图像或者每个图块通过53或者97滤波器分解成很多子带，生成的小波系数写入内部存放器中。熵编码器将图像数据编码为符合JPEG2000标准的数据。内部DMA引擎提供存储器之

4、间的高带宽传输以及各模块和存储器之间的高性能传输。内部FIFO提供像素数据、码流数据、特征数据和辅助数据的存储空间，既可由外部主机通过标准地址读写周期直接访问，也可以采用DREQDACK协议通过DMA方式访问或者专用硬件握手机制访问。主机接口提供1632位的控制总线和8/16/32位的数据传输总线，用于对内部存放器的配置、控制和状态传递以及压缩数据流的传输。2视频压缩系统硬件设计21系统硬件整体构架系统硬件整体框架如图2所示，来自电视机或者摄像机的单路PAL/NTSC制式的视频信号，经过SAA7n3编码为SAV/EAV形式、ITURBT656YUV4：2：2格式8位的视频信号，由VPO7.0传

5、输到ADV202的视频接口。在ADV202内部，视频信号经过硬件编码产生jp2格式的视频信号，由主机接口D31.0输入到TMS320VC33DSP。经DSP压缩后的视频信号由USB接口芯片USBN9602转换后通过USB口输出。另外，DSP还通过数据总线D31.O和地址总线A3.对ADV202内部直接及间接存放器进展配置，加载ADV202编码形式所需的固件由AD公司提供，对ADV202编码参数进展设置。USB口只作为压缩数据流的输出口，由DSP完全控制。22DSP小系统出于对系统易实现性和性价比的考虑，DSP芯片选择公司的32位高性能数字信号处理器TMS320VC33。TMS320VC33工作

6、在75Mlk主频时，运算才能可达150MFLOPS，可以访问的总存储空间为16M32bit，程序空间、数据空间和IO空间都包含在整个16M32bit空间中，且统一编址。片内提供了34K32bitSRAM，考虑到系统处理对象是视频信号，要求较大的程序空间和数据空间，片内RAM通常不能知足系统要求，因此在DSP片外要进展存储器扩展。DSP外部扩展了两片CY7C1041V33256K16bitSRAM和1片SST39VF400A256Kl6bitFLASH。两片CY7C1041V33按照数据位扩展方式扩展成为256K32bit的数据存储空间，用于存储压缩后的视频数据。DSP工作在微计算机引导形式MC

7、BL/MP=1下，SST39VF400A用于存储DSP的引导程序。23系统时序控制电路系统时序控制电路由一片AlteraEPM7128CPLD芯片构成，完成的主要功能有：1将DSP通用IO引脚信号XFl、XF0扩展为I2C总线所需的SCL、SDA信号，完成DSP对SAA7113的初始化设置；2产生ADV202的片选信号CS和复位信号RESET，将DSP的读写信号R/W扩展为ADV202的读信号RD及写信号WE；3产生DSP外扩存储器SRAM和FLASH的接口信号：地址译码选通讯号CE、写脉冲信号WE、读信号OE等；4产生USBN9602的接口信号：片选信号CS、读信号RD、写信号WR、地址引脚

8、信号A0。24USB接口设计USBN9602是美国国家半导体公司推出的一款专用USB接口芯片，支持USBl1标准。内部具有较大的FIFO可以缓存大量数据，进而减轻处理器的负担。在本系统中，USBN9602通过并行接口与TMS320VC33相连，接口信号由CPLD控制工作于非总线复用形式MODE0=O，MODEl=0，连接示意图如图3所示。USBN9602操纵时序是先往地址存放器中写入地址，然后通过数据输入存放器和数据输出存放器读写数据，而地址存放器和数据存放器的选择那么是通过AO实现的。25时钟信号的设计本系统选用3片晶振，其中24576MHz晶振提供SAA7113所需的外部时钟，LLC产生的

9、27MHz时钟输出信号提供应ADV202编码芯片使用；5V供电的。15MHz晶振提供应CPLD，并经过CPLD间接提供应DSP使用。进而解决了不同电平之间的匹配问题，DSP内部锁相环使用5形式CLKMDO=CLKMDl=1，工作主频为75MHz；48MHz晶振提供USBN9602所需的输入时钟。在电路板设计中，时钟信号应尽可能接近相应输入引脚。26电源及系统复位电路的设计本系统需要四种电源供电：5V、3.3V、1.8V和1.5V。其中，5V由系统外部电源提供，3.3V、1.8V和1.5V由TI公司的电源芯片TPS767D301通过5V变换提供。TPS767D301可将5V的电源输入转换为3.3

10、V的固定电源输出和1.55.5V的可变电源输出，同时产生CPLD的复位信号。3视频压缩系统软件设计31系统软件流程殛总体设计本系统的软件设计主要分为DSP初始化程序dspinit.c、I2C器件SAA7113初始化程序iicc、ADV202初始化程序init202c、DSP主控制程序dspetlc以及uSB通讯软件的设计。这些程序全部在DSP上完成。用C语言开发DSP程序可以缩短开发周期，进步程序开发的效率，也可以使程序的可读性、可移植性大大进步，并且能为系统的改良和晋级换代带来极大的便利；对于C语言编写的代码，采用优化编译器生成高效率的汇编代码，可进步程序的运行速度，减少目的代码的长度。故在

11、系统软件的总体设计上，采取了以上方法。系统软件流程图如图4所示。3.2主要程序实现举例ADV202初始化程序init202c主要完成以下功能：1校验和配置ADV202内部直接存放器和间接存放器；2加载编码形式下ADV202所需的固件程序；3对固件配置存放器进展配置，设置其工作状态；4检验应用程序ID；5去除中断标记，使ADV202进入运行状态。ADV202初始化流程图如图5所示。本系统具有体积小、实时性好、压缩信号易恢复等优点，可以广泛应用于非线性编辑系统、远程闭路监视系统、视频信号收集系统、图像和视频档案系统、高质量视频会议系统等。随着ADV202的广泛应用，JPEG2000技术必将成为业界图像视频压缩的主流技术之一。0