第6章-时序逻辑电路..docx

《第6章-时序逻辑电路..docx》由会员分享，可在线阅读，更多相关《第6章-时序逻辑电路..docx（31页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、6时序逻辑电路6.1.1 已知一时序电路的状态表如表题6.1.1 所示，A 为输入信号，试作出相应的状态图。解：由状态图的概念及已知的状态表，可画出对应的状态图，如图题解6.1.1 所示。6.1.2 已知状态表如表题 6.1.2 所示，输入为X X ，试作出相应的状态图。1 0解：根据表题 6.1.2 所示的状态表，作出对应的状态图如图题解6.1.2 所示。16.1.3 已知状态图如图题 6.1.3 所示，试列出它的状态表。解：按图题 6.1.3 列出的状态表如表题解 6.1.3 所示。6.1.5 图题 6.1.5 所示是某时序电路的状态图，设电路的初始状态为 01，当序列 A=100110（

2、自左至右输入）时，求该电路输出Z 的序列。解：由图题6.1.5 所示的状态图可知，当初态为01，输入信号的序列A=100110 时，该时序电路将按图题解 6.1.5 所示的顺序改变状态，因而对应的输出序列为Z=011010。26.1.6 已知某时序电路的状态表如表题 6.1.6 所示，输入A，试画出它的状态图。如果电路的初始状态在b，输入信号A 一次是 0、1、0、1、1、1、1，试求出其相应的输出。解：根据表题 6.1.6 所示的状态表，可直接画出与其对应的状态图，如图题解 6.1.6（a） 当从初态b 开始，依次输入 0、1、0、1、1、1、1 信号时，该时序电路将按图题解 6.1.6（b

3、） 所示的顺序改变状态，因而其对应的输出为1、0、1、0、1、0、1。6.2 同步时序逻辑电路的分析6.2.1 试分析图题 6.2.1（a）所示时序电路，画出其状态表和状态图。设电路的初始状态为 0，试画出 6.2.1（b）所示波形作用下，Q 和 Z 的波形图。3解：由所给电路图可写出该电路的状态方程和输出方程，分别为Qn+1 = AQn Z = AQ其状态表如表题解 6.2.1 所示，状态图如图题解 6.2.1（a）所示，Q 和 Z 的波形图如图题解6.2.1（b）所示。6.2.2 试分析图题 6.2.2（a）所示时序电路，画出其状态表和状态图。设电路的初始状态为 0，画出在图题 6.2.2

4、（b）所示波形作用下，Q 和Z 的波形图。解：由所给电路可写出该电路的状态方程和输出方程4Qn+1 = ZQ n + ZQn= ( AQn+ AQn )Qn+ ( AQn + AQn )Qn= AQn= A+ AQnZ = A Q其状态表如表题解 6.2.2 所示，状态图如图题解 6.2.2（a）所示，Q 和 Z 的波形图如图题解6.2.2（b）所示。zA忧 ）lb图屠 6勺 8立lO0 几l,0f1;1 1tr,厂A沪z仰l“Q 一二 闺徇圉息心1 26.2.3 试分析图题 6.2.3 所示时序电路，画出状态图。5zFFID FF1lDc1C1ACP阳 题 6.2. 3解：由图题 6.2.3

5、 所示电路写出其状态方程组和输出方程，分别为Qn +1 = Qn10Qn +1 = A0Z = AQQ01A其状态表如表题解 6.2.3 所示，状态图如图题解 6.2.3 所示。inv1几忆0/11/l0,fl . . ,“厂L 勹Q1闱zi沪仙创创Ill鼠6. 2, t66.2.4 分析图题 6.2.4 所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。解：该电路的激励方程组为J= Q01J= QK= AQ01K= 1101状态方程组为Qn+1= Qn Qn101Qn+1= Qn Qn+ AQnQn= Qn (Qn+ A)0101010输出方程为Z = AQ Q10根据

6、状态方程组和输出方程可列出状态表，如表题解 6.2.4 所示，状态图如图题解 6.2.4 所示。7图纲 El. 3. -!t守1 1Q 飞2秉餐 6. 3A三-AI0l屯0 “ IJ，i.0,i .吨 JO“几” ,J O叩凡 八lOOj l ， 仁.l , l 0 01 IJ011Iz仁6.2.5 分析图题 6.2.5 所示同步时序电路，写出各触发器的激励方程、电路的状态方程组和输出方程组，画出状态表和状态图。凸（ 汗1图题6. 245解：由图题 6.2.5 所示电路可写出各触发器的激励方程为J= A0K= AQ01J= AQ10K= A1J= AQ QK= 12012该电路的状态方程组为8

7、Qn+1= AQnQn Qn2012Qn+1 = AQn Qn + AQn = A(Qn + Qn )101110Qn+1= AQn+ AQnQn= A(Qn+ Qn )001010输出方程为Z = AQ2根据状态方程组和输出方程列出该电路的状态表，如表题解 6.2.5 所示，状态图如图题解6.2.5 所示。皇傅 . 3. 5广|II“ i0如 Ji/I仙旬o.“几OOI / 0“ , i1l仪 I O,l l i o吟l, .L I O幛 Il扒0川剞lDI 1几“f1,l l几迁 A屯坏1q;咖ODl Ol 0 OI11呻1 叮ILi111JI尺图 簪 丘 么 596.2.6 试画出图题

8、6.2.6（a）所示时序电路的状态图，并画出对应于CP 的 Q 、Q 和输出Z10的波形，设电路的初始状态为 00。解：该电路中的激励方程组为J= Q01K= 10J= Q10K= 11状态方程组和输出方程分别为Qn+1= Qn Qn110Qn+1= Qn Qn010Z = Q CP0根据状态方程组和输出方程可列出该电路的状态表，如表题解 6.2.6 所示，状态图如图题解6.2.6（a）所示。图题解 6.2.6（b）所示是Q 、Q 及 Z 的波形图。1010 Z0晨舅 i i,qq牙i I 倡IIOill 0Il i鳍,CF。CPn_几0f沪Z叶徇目 挪64 . 166.3 同步时序逻辑电路的

9、设计6.3.1 用JK 触发器设计一同步时序电路，其状态如表题6.3.1 所示。i鬟昌ci.1. II屯屯屯 l g +1i y，All!: 1。A 一11/ 9，l.lI”- . .r0/l l l ， 可1 1/ 1 叩句“ i,11,调VI；10/ l解：所要设计的电路有 4 个状态，需要用两个JK 触发器实现。（1） 列状态转换真值表和激励表由表题 6.3.1 所示的状态表和JK 触发器的激励表，可列出转换真值表和对各触发器的激励信号，如表题解 6.3.1 所示、11（2） 求激励方程组和输出方程由表题解 6.3.1 画出各触发器J、K 端和电路输出端Y 的卡诺图，如图题解 6.3.1

10、泉霹,t. Jq岱A吓 匀 I YJ，1kiJK。g11lII，。l，iIi。1Ii1i10。 ull。I0。00。，。llIlX XXX仆l1l lx. X.l lxXXX1l1，l1eI)IXXXxIxi1iX1（a）所示。从而，得到化简得激励方程组。J= K= 100J= K11= A Q0和输出方程Y= Q Q10根据激励方程组和输出方程可画出电路图，如图题解6.3.1（b）所示。12oloI，二 la,_f八一，2r11一1-xx;,X3j,I仆，Ji fr- -l . II， J I 1，夕x , lIX IX!)(丿-。x广x i，、x，ir X 1It 1 ，I_I L、1,1

11、. 户Af 1,r I歹 一一一一I,Oll1(11):,/盲，气I QgCII忙吓-Dig,IIr tl,l万J.(b)图填6心L 16.3.2 某同步时序电路的状态图如图题 6.3.2 所示，试写出用D 触发器设计时的最简激励方程组。图息 6. 3_ Z13解：由图题 6.3.2 所示状态图可知，实现该同步时序需要用三个D 触发器。（1） 根据状态图列出完全的状态转换真值表，如表题解6.3.2 所示。其中，状态图中未包含的状态为不出现的状态，其次态可用无关项表示。（2） 画出 3 个触发器的激励信号D 、D 、D 的卡诺图。由于 D 触发器的特性方程为Q n+1 =D,210所以可由状态转

12、换真值表直接画出这3 个卡诺图，如图题解 6.3.2 所示。（2） 由卡诺图得到最简激励方程组D= Q n20D= Q n12D= Q n016.3.3 试用上升沿触发的JK 触发器设计一同步时序电路，其状态图如图题 6.3.3 所示，要求电路使用的门电路最少。14解：图题6.3.3 所示的状态图有 00、01、10、11 四个状态，可用两个上升沿触发的JK 触发器实现。设两个触发器的输出为Q 、Q ,输入信号为A，输出信号为Y。10(1) 根据图题 6.3.3 所示状态图和JK 触发器的激励表，可直接列出相应的状态转换真值表和激励信号，如表题解 6.3.3 所示。（2） 画出激励信号的卡诺图

13、，如图题解6.3.3（a）所示。15,，,r. 一吧 iIlX1I.XIXIllXlIIL,.OIQL.DII1 a门IXI ,XlxI. 谦X矗 雪 d. i 雪; I，- Ill .Ill三Xxxx01”“呻心雪 雪 砸L Ill ,. 。I-”-1-凰蠡嘈上漏八pj ,.iIO-仙l-曦，i嘈 晕 ， 重 f. !(O（3） 由卡诺图得到最简激励方程组 J0 J1= AQ0= AQ1K= AQ10K= AQ01和输出方程Y = AQ+ Q Q110（4） 根据激励方程组和输出方程画出逻辑电路图，如图题解6.3.3（b）所示。16zAl重心J.J Q”lQ勹，-Jlle飞g;-G-lQKl

14、长(b)t.5 oo裘谓“A i b)屯AlQi -+- ( V J )屯 订（比 O-O 0 l lI 值一， 值i1 I X X，仆l几1心io.，I”oxx“oxx“札 l “” Ii”O l ll l l ll6.4 异步时序逻辑电路的分析6.4.1 一时序电路如图题 6.4.1（a）所示，试画在CP 作用下，Q 、Q 、Q 和 Z 端的波形，012设各触发器的初态均为零。F IF仆lJIClFF ,lFF,;-Q一-Q“lCKI了C 1zI区位） 宁CP(b)17解：图题 6.4.1 所示电路是异步时序电路。（1） 列出各逻辑方程组根据逻辑图列出各触发器时钟信号的逻辑表达式CP =

15、CP01= CP Q2（当Q2=0 时，对于每个 CP 上升沿， cp0= cp1= 1 ；当Q2=1 时，对于每个 CP 下降沿，cp= cp01= 1 ）CP= Q21(对于Q上升沿, cp12= 1)输出方程Z= Q1激励方程组J= Q22J= QK= 12K= 110J= Q011K= 19状态方程组Qn+1= (JQn + KQn )cp+ Qn cp= Q cp+ Qn cp222222222222Qn+1= (JQn + KQn )cp+ Qn cp= QnQncp+ Qn cp2111111110111Qn+1= (JQn + KQn )cp+ Qn cp= Qn Qncp+

16、Qn cp2000000010000（2） 列出状态表，画出状态图根据状态方程组、输出方程及各触发器的CP 表达式可列出该电路的状态表，如表题解6.4.1所示。具体推导方法如下：由于cp0= cp2= CP Q2，所以当 Q =0 时，对应于每个 CP 上2升沿， cp= cp= 1 ；当Q =1 时，对应于每个CP 下降沿，cp= cp= 1 。而cp 对应于Q0220221上升沿，即对应于 Q由 1 变 0 时为 1。对表中的每一行，首先由QnQn 推导出Qn+1Qn+1 ,然11010后根据Q1是否从 1 跳变到 0 来确定cp2是否为 1，再决定Qn+1 。最后，根据Q21决定 Z。逐

17、行18类推，得到完全状态表。然后根据表中状态的变化顺序，画出完全状态图，如图题解6.4.1（a）所示。由于输出Z 值取决于Q 1，故写入圆圈内。（3） 画出波形图可按状态图的变化顺序，画出Q 、Q 、Q 和 Z 对应于图题 6.4.1（b）所示CP 的波形图，如210图题解 6.4.1（b）所示。这里需要特别注意：因为CP =CP =CPQ ，因此，要根据Q 的逻辑0122值正确确定状态变化所对应的CP 脉冲沿。6.4.2 分析图题 6.4.2 所示时序电路CP 脉冲同图题 6.4.1（b）。19（1） 写出各触发器的CP 信号方程和激励方程。（2） 写出电路的状态方程组和输出方程。（3） 画

18、出状态表及状态图。（4） 画出电路的时序图。解：（1）根据逻辑图写出各触发器的 CP 信号表达式和激励方程组 各触发器的时钟信号表达式CP =CP =CP(对于每个CP 上升沿，cp =cp =1)0101CP =Q(对于Q上升沿，cp =1)2002 激励方程组J = Q01K = 10J= Q Q120K= 11（2） 写出电路的状态方程组和输出方程组状态方程组Qn +12= ( JQn22+ KQn )cp222+ Q n cp22= Q cp22+ Q n cp22Qn +1= ( JQn + KQn )cp+ Q n cp= Q n Q nQ ncp+ Q n cp211111112

19、10111Qn +1= ( JQn + KQn )cp+ Q n cp= Q n Q ncp+ Q n cp2000000010000输出方程Z = Q Q2020（3） 列出状态表，画出状态图根据状态方程组、输出方程及各触发器始终信号cp 可列出该电路的状态表，如表题解 6.4.2n所示。具体方法如下：由于相应于每个CP 上升沿cp= cp= 1 ，所以对表中的每一行，首02先由QnQnQn 推导出Qn+1Qn+1 ，最后确定Z。逐行类推，得到完全状态表。表中状态的变换21010顺序为 000101100001010000，据此画出完全状态图，如图题解 6.4.2（a）所示。由于输出Z 只取

20、决于Q Q ，故写入圆圈内。2 0（4） 画出电路的时序图可按状态图的变化顺序，画出Q 、Q 、Q 和 Z 对应于图题 6.4.1（b）所示 CP 的时序图，如210图题解 6.4.2（b）所示。216.5 若干典型的时序逻辑集成电路6.5.1 试画出图题 6.5.1 所示逻辑电路的输出（Q Q ）波形，并分析该电路的逻辑功能。30解：当启动信号端输入一低电平时，使S =1，这时有 S =S =1，移位寄存器 74HC194 执行并101行输入功能， Q Q Q Q= D D D D=1110。启动信号撤消后，由于 Q=0，经两级与非门321032100后，使 S =0，这是有 S S =01

21、，寄存器开始执行右移操作。在移位过程中，因为Q 、Q 、Q 、11 0321Q 中总有一个位 0，因而能够维持S S =01 状态，使右移操作持续进行下去。其尾翼情况如01 0图题解 6.5.1 所示。由图题解 6.5.1 可知，该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲生产电路。6.5.2 试用两片 74HC194 构成 8 位双向移位寄存器。解：用两片 74HC194 组成 8 位双向移位寄存器时，只需将低位芯片的Q 接至高位芯片的右3移串行输入端 DSR,而将高位芯片的Q0接到低位芯片的左移串行输入端 DSL，同时把两芯22片的 S 、 S10、CP、CR 分别连接在一起作为

22、相应信号输入端。其电路如图题解6.5.2 所示。6.5.3 在某计数器的输出端观察到如图题6.5.3 所示的波形，试确定该计数器的模。解：由图题 6.5.3 所示的波形可知，该计数器计数过程中，在连续出现 010、000、001、100、011、101 六个不同的状态后，又按原来顺序变换了四个状态，故计数器的模可能为6。6.5.4 试用下降沿触发的JK 触发器组成 4 位异步二进制减计数器，画出逻辑图。解：n 位二进制异步计数器需要用n 个处于工作状态的触发器组成，因此4 位异23步二进制减计数器需要用 4 个触发器组成。当用 JK 触发器组成时，首先应将各 JK 触发器接成计数工作状态，即将

23、各触发器的J、K 端均接至高电平。然后决定级间连接方式，即按照二进制减计数规则：当低位触发器的Q 端已经为 0 时，再输入一个计数脉冲，Q 端应翻转为1，同时向高 1 位发出借位信号，使高 1 位触发器翻转。因为是用下降沿触发的触发器，所以要将低位触发器的Q 端接至高 1 位触发器的时钟输入端。这样，当低位的 Q 端由 0 变为 1 时，它的Q 端由 1 变为 0，正好作为高1 位触发器的时钟信号。按照上述步骤用下降沿触发的 JK 触发器组成的 4 位异步二进制减计数器电路如图题解6.5.4 所示。6.5.5 试用下降沿触发的D 触发器组成 4 位异步二进制加计数器，画出逻辑图。解：首先将 4

24、 个触发器接成计数工作状态，即将各触发器的D 端与其Q 端相连接。然后决定级间连接方式，即按照二进制加计数规则：当低位触发器的 Q 端已经为 1 时，再输入一个计数脉冲后Q 端应翻转为 0，同时向高1 位触发器发出进位信号，使高1 位翻转。因为是用下降沿触发的触发器，所以只要将低位触发器的 Q 端接至高 1 位触发器的时钟输入端，当低位的 Q 端由 1 变为 0 时，正好作为高 1 位触发器的时钟信号。按照上述步骤用下降沿触发的D 触发器组成的 4 位异步二进制加计数器电路如图题解6.5.5 所示。6.5.6 试用上升沿触发的D 触发器及门电路组成 3 位同步二进制加计数器，画出逻辑图。解：3

25、 位二进制计数器需要用 3 个触发器。因是同步计数器，故各触发器的CP 端接同一时钟脉冲源。（1） 列出该计数器的状态表和激励表，如表题解5.5.6 所示。24次本（视动俏号lICf 序勺。勾。G名 1(D2)2i11I,。1。Ql._.1 t D1 )，岱 书l（几，010,11IOl(in。I。II111)I？ll1。1elIg，I现在表舅 6, 5II fii41l，1eI，。151D1J1D（2） 用卡诺图化简，如图题解 5.5.6（a）所示，求激励方程组。Ot, IeJ-LLl-lllo-o- l I 喻11 IWI00IOlIIIOooJ吼飞;，雯 更 己. 1、重巳十ol、-11

26、2一1乒II 喧lO-1.KI卓1ll可飞，(a)削懈 5勹 5 , 6D= Q Q221+ Q Q20+ Q Q Q210D= Q D110+ Q Q10D=Q= Q (Q Q )210= Q Q0010（3） 画出该计数器的逻辑电路图，如图题解5.5.6（b）所示。了氓吁JQ600b256.5.9试用上升沿触发的D 触发器和门电路设计一个同步三进制计数器。解：这是非二进制同步计数器的设计。三进制计数器需要2 个触发器。（1） 列出状态表和激励表，如表题解 6.5.9 所示。（2） 画出卡诺图，如图题解 6.5.9（a）所示，化简后，得到状态方程组（即激励方程组） Qn + 1= D= Q

27、n+ Q n1110 Qn + 1 = D00= Q n1（3） 画出该计数器的逻辑电路图，如图题解6.5.9（b）所示。26（4） 检查自启动能力。将电路的无效状态 Q =0、Q =1 代入状态方程组，其次态为 Q =Q =1，即电路能自动进入有效1010状态 11，因此，所设计的计数器能够自启动。6.5.11试分析图题 6.5.11 所示电路，画出它的状态图，说明它是几进制计数器。解：图题 6.5.11 所示电路由 74HCT161 用“反馈清零法”构成的计数器。设电路的初始状态为 0000，在第 10 个脉冲作用后，Q Q Q Q =1010。这时，Q 、Q信号经与非门321031使 7

28、4HCT161 的异步清零输入端CR 由 1 变为 0，使整个计数器回到 0000 状态，完成一个计数周期。此后CR 恢复为 1，计数器又进入正常计数状态。其中，1010 仅在极短的时间内出现，电路的基本状态只有 00001001 十个状态，状态图如图题解 6.5.11 所示。该电路经10 个时钟脉冲完成一次循环，因此，模为M=10，是十进制计数器。6.5.13 试分析图题 6.5.13 所示电路，画出它的状态图，说明它是几进制计数器。27解：图题 6.5.13 所示电路是由 74HCT161 用“反馈清零法”构成的计数器。设电路初态为0000，在第 10 个计数脉冲作用后，Q Q Q Q=1

29、010，使并行置数使能端由 1 变成 0 而有效，3210由于 74HCT161 是同步预置计数器，因此只有在第11 个计数脉冲作用后，数据输入端D D D D=0000 的状态才被置入计数器，使Q Q Q Q=0000。电路的状态图与图解 6.5.1232103210相同，它是一个十一进制计数器。6.5.14 试分析图题 6.5.14 所示电路，画出它的状态图，说明它是几进制计数器。解：图题6.5.14 所示电路 74HCT161 用“反馈清零法”构成的计数器。设电路的初态为并行置入的数据 D D D D =0101，在第10 个计数脉冲作用后，Q Q Q Q变成 1111，使进位信3210

30、3210号 TC=1，并行置数使能端由1 变成 0，因此在第 11 个计数脉冲作用后，数据输入端D D D D=0101 的状态被置入计数器，使Q Q Q Q=0101，为新的计数周期做好准备。电32103210路的状态图如图题解 6.5.14 所示，它有 11 个状态，是一个十一进制计数器。286.5.15 试用 74HCT161 设计一个计数器，其计数状态为自然二进制数10011111。解：由设计要求可知，74HCT161 在计数过程中药跳过 00001000 九个状态而保留 10011111 七个状态。因此，可用“反馈置数法”实现：令 74HCT161 的数据输入端 D D D D=1001，3210并将进位信号 TC 经反相器反相后加至并行置数使能端上。所设计的电路如图题解 6.5.15 所示。6.5.16 试分析图题 6.5.16 所示电路，说明它是多少进制的计数器，采用了何种进位方式。解：在图题 6.5.16 所示电路中，当低位芯片计满16 个状态，其输出Q Q Q Q变为全 1 状3210态后，使进位信号 TC 也变为 1 时，右邻高位芯片的计数使能信号才为 1，该芯片在下一个29CP 有效沿才能计数一次。因为电路由 3 片 74HCT161 级联而成，故为16 3=4 096