计算机系统结构基础习题.doc

《计算机系统结构基础习题.doc》由会员分享，可在线阅读，更多相关《计算机系统结构基础习题.doc（20页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、. .第三、四章习题一、选择题1对真值0表示形式唯一的机器数是_B_。A原码 补码和移码反码以上都不对2某机字长8位，采用补码形式其中1位为符号位，那么机器数所能表示的X围是_C_。A127127B128128 C128127 D. 02553用位字长表示定点数其中1位为符号位，它所能表示的整数X围是_A_，它所能表示的小数X围是_D_。A00C0104. 设机器数采用补码形式含1位符号位，假设存放器内容为9BH，那么对应的十进制数为C。A. -27 B. -97C. -101 D. 1555. 假设9BH表示移码含1位符号位，其对应的十进制数是A移码符号位用1表示正数，用0表示负数。A. 2

2、7 B. -27C. -101 D. 1016. 设存放器内容为10000000，移码，符号位为1，表示正0假设它等于0，那么为D。A. 原码 B. 补码C. 反码 D. 移码7. 设存放器内容为10000000，假设它等于-128，那么为B。A. 原码 B. 补码C. 反码 D. 移码8. 设存放器内容为10000000，假设它等于-127，那么为C。A. 原码 B. 补码C. 反码 D. 移码9. 设存放器内容为10000000，假设它等于-0，那么为A 。A. 原码 B. 补码C. 反码 D. 移码10. 设存放器内容为11111111，假设它等于+127，那么为。A. 原码 B. 补码

3、C 反码 D. 移码11. 大局部计算机内的减法是用_实现。A 将被减数加到减数中 B 从被减数中减去减数C 补数的相加 D 从减数中减去被减数12 补码加减法是指_。A.操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替B. 操作数用补码表示，符号位和数值位一起参加运算，结果的符号与加减法一样C. 操作数用补码表示，连同符号位直接相加减，减某数用加负某数的补码代替，结果的符号在运算中形成D. 操作数用补码表示，有数符决定两数的操作，符号位单独处理13 在原码一位乘中，符号位单独处理，参加操作的数是_。A 原码 B 补码C 绝对值 D 绝对值的补码14 两补码相加，采用1为符号位，那

4、么当_时，表示结果溢出A 最高位有进位B 最高位进位和次高位进位异或结果为0C 最高位为1D 最高位进位和次高位进位异或结果为115. 在定点机中执行算术运算时会产生溢出，其原因是_。A主存容量不够 B. 运算结果无法表示。C操作数地址过大 D. 以上都不对16. 在浮点机中，以下说法_是正确的。A尾数的第一数位为1时，即为规格化形式。B尾数的第一数位与数符不同时，即为规格化形式。C不同的机器数有不同的规格化形式。D尾数的第一数位为0时，即为规格化形式。17. 在浮点机中，判断原码规格化形式的原那么是_。A尾数的符号位与第一数位不同B尾数的第一数位为1，数符任意。C尾数的符号位与第一数位一样。

5、D阶符与数符不同。18. 在浮点机中，判断补码规格化形式的原那么是_。A尾数的第一数位为1，数符任意。B尾数的符号位与第一数位一样。C尾数的符号位与第一数位不同。D阶符与数符不同。19. 设机器数字长8位含1位符号位，假设机器数BHA为原码，那么算术左移一位得_,算术右移一位得_。AF4H EDH B. B4H 6DHCF4H 9DH D.B5H EDH20.运算器的主要功能是进展_。A.算术运算。 B.逻辑运算C算术逻辑运算 D.初等函数运算21.运算器由许多部件组成，其核心局部是_。A数据总线 B.算术逻辑运算单元C累加存放器 D. 多路开关22. 定点运算器用来进展_。A十进制数的加法运

6、算B定点运算C浮点运算D既进展浮点运算也进展定点运算。23.串行运算器构造简单，其运算规律是_。A由低位到高位先行进展进位运算B由高位到低位先行进展进位运算C由低位到高位逐位运算D由高位到低位逐位运算24.四片74181和一片74182相配合，具有如下_种仅为传递功能。A行波进位B组小组内并行进位，组小组间并行进位C组小组内并行进位，组小组间行波进位D组内行波进位，组间并行进位25.早期的硬件乘法器设计中，通常采用加和移位相结合的方法，具体算法是_，但需要有_控制。A串行加法和串行移位 触发器B并行加法和串行左移 计数器C并行加法和串行右移 计数器D串行加法和串行右移 触发器25. 下面有关浮

7、点运算器的描述中，正确的选项是_多项选择。A浮点运算器可用两个松散连接的顶点运算部件阶码部件和尾数部件来实现B阶码部件可实现加、减、乘、除四种运算C阶码部件只进展加、减和比拟操作D尾数部件只进展乘、除操作26.计算机中表示地址时，采用_。A原码 B. 补码C反码 D.无符号数27.浮点数的表示X围和精度取决于_.A阶码的位数和尾数的机器数形式B阶码的机器数形式和尾数的位数C阶码的位数和尾数的位数D阶码的机器数形式和尾数的机器数形式28.在浮点机中_是隐含的。A阶码B数符C尾数D基数29.ALU 属于_。A 时序电路 B 组合逻辑电路C 控制器 D 存放器30. 在运算器中不包含_。A 状态存放

8、器 B 数据总线C ALU D 地址存放器31、以下表达中正确的选项是_。多项选择A 定点补码运算时，其符号位不参加运算B 浮点运算可由阶码运算和尾数运算两局部组成C 阶码部件在乘除运算时只进展加、减操作D 浮点数的正负由阶码的正负符号决定E 尾数部件只进展乘除运算32加法器采用先行进位的目的是_。A 优化加法器的构造B 节省器材C 加速传递进位信号D 增强加法器构造33 在定点补码运算器中，假设采用双符号位，当_时表示结果溢出。A 双符号位一样 B 双符号位不同C 两个正数相加 D 两个负数相加34 以下说法中_是错误的。A 符号一样的两个数相见时不会产生溢出的B 符号不同的两个数相加是不会

9、产生溢出的C 逻辑运算是没有进位或错位的运算D 浮点乘除运算需进展对阶操作35 采用规格化的浮点数是为了_。A 增加数据的表示X围 B 方便浮点运算C 防止运算时数据溢出 D 增加数据的表示精度36.在浮点数加减法的对阶过程中，_。A将被加减数的阶码向加减数的阶码看齐B将加减数的阶码向被加减数的阶码看齐C将较大的阶码向较小的阶码看齐D将较小的阶码向较大的阶码看齐二、填空题1. 设机器数字长8位含1位符号位，假设机器数为80H十六进制，当它分别代表原码、补码、反码、和移码时，等价的十进制整数分别为_A_、_B_、_C_和_D_。2.采用浮点表示时，假设尾数为规格化形式，那么浮点数的表示X围取决于

10、_A_的位数，精度取决于_B_的位数，_C_确定浮点数的正负。3.存放器位数为8位，机器数取1位符号位，设其内容为1110101当它代表无符号数时，逻辑左移一位后得_A_，逻辑右移一位后得_B_。当它代表补码时，算术左移一位后得_C_，算术右移一位后得_D_。4.浮点运算器由_A_和_B_组成，它们都是_C_运算器。前者只要求能执行_D_运算，而后者要求能进展_E_运算。5.现代计算机中，通常将运算器和_A_制作在一个芯片内，称为_B_芯片。6.先行进位指的是_A_。7.运算器由许多部件组成，除存放器外，其核心部件是_A_，记为_B_。8.假设移码的符号为1，那么该数为_A_数；假设符号为0，

11、那么为_B_数。9.在原码、补码、反码和移码中，_A_对0的表示有两种形式，_B_对0的表示只有中形式。10.设机器字长位8位，-1的补码在整数定点机中表示为_A_，在小数定点机中表示为_B_。三、问答题1.设浮点数字长16位，其中阶码5位含1位阶符，尾数11位含1位数符，写出-29/1024对应的浮点规格化数的原码、补码、反码、和阶码用移码、尾数用补码形式。2.十进制数x=-41,y=+101,设机器数字长8位含1位符号位计算x+y补和x-y补，并给出相应的Z零标志、V溢出标志和C进位标志。3.十进制数x=25/32,y=-21/64,设机器数字长8位含1位符号位计算x+y补和x-y补，并给

12、出相应的Z零标志、V溢出标志和C进位标志。4.二进制数x=-0.1100，y=0.1001，按一位乘法计算x*y，要求列出详细过程，机器数形式自定。5.设其阶码5位(含2位阶符)，补码表示；尾数7位(含2位数符)，补码表示；求X+Y=？6.在定点机中采用单符号位，如何判断补码加减运算是否溢出，有几种方案？参考答案一、选择题1.B2.C 3.AD 4.C5.A6.D 7.B8.C9.A10.D11.C12.C13.C 14.D15.B16.C17.B 18.C19.C20.C21.B22.B 23.C24.B25.C26.D27.C28.D29.B30.D31.BC 32.C33.B 34.D3

13、5.D36.D二、填空题1.A.-0B.-128C.-127D. 02.A.阶码B.尾数C.数符3. A.11101010 B.01111010 C.11101010 D.111110104. A.阶码运算器 B.尾数运算器 C.定点 D.加减 E.加减乘除5.A.控制器 B.CPU6.A.高位的进位不必等低位的进位产生后再形成，高位的进位与低位的进位同时产生7.A.算术逻辑运算单元 B.ALU8A.正 B.负9.A.原码、反码 B.反码、补吗10.A.1,1111111 B.1.0000000三、问答题1.设：x=(-29/1024)10=-0.0000011101=2-101-0.1110

14、100000X原=1，0101；1.1110100000X补=1，1011；1.0001100000X反=1，1010；1，0001011111阶码用移码，尾数用补码的机器数形式是0，1011；1.00011000002. X补=11010111Y补=01100101 -Y补=10011011x+y补=X补+Y补=0，0111100，Z=0,V=0, C=Ax-y补=X补+-Y补=0，1110010，Z=0,V=1,C=13.x+y补=0.0111010，Z=0.V=0,C=1x-y补=1.0001110,Z=0,V=1,C=0过程略4.按原码一位乘做乘法计算xy原=1.01101100,那么

15、xy=-0.01101100过程略5. 解：X补=00，010；00.11010 Y补=00,011；11.000101对阶：j补=jx补-jy补=00,010 00,011 = 11,111即j=-1，那么X的尾数右移一位，阶码加1，那么X补 = 00,011；00.011012尾数求和SX补+SY补= 00.01101 + 11.00010= 11.01111即 X+Y补=00，011；11.01111。3规格化X+Y补是规格化形式。4阶符为“00”，不溢出。那么X+Y=(-0.10001)20216.定点机中采用单符号位判断补码加减运算是否溢出有两种方案。(1)参加运算的两个操作数(减法

16、时减数需连同符号位在内每位取反，末位加1)符号一样，结果的符号又与操作数的符号不同，那么为溢出。(2)求和时最高位进位与次高位进位异或结果为1时，那么为溢出。第五章习题一、选择题1. 存取周期是指_。A 存储器的写入时间B 存储器进展连续写操作允许的最短间隔时间C 存储器进展连续读或写操作所允许的最短间隔时间D 以上都不对2. 和辅存相比，主存的特点是_。A 容量小，速度快，本钱高B 容量小，速度快，本钱低C 容量大，速度快，本钱高D 容量大，速度慢，本钱高3. 一个16K*32位的存储器,其地址线和数据线的总和是_。A 48 B 46 C 36 D 354. 一个512KB的存储器，其地址线

17、和数据线的总和是_。A 17 B 19 C 27 D 225. 某计算机字长是16位，它的存储容量是64KB，按字编址，它的寻址X围是_。A 64K B 32KB C 32K D 16K6. 某一RAM芯片，其容量为512*8位，除电源和接地端外，该芯片引出线的最少数目是_。A 21 B 17 C 19 D187.某一RAM芯片，其容量为32K*8位，除电源和接地端外，该芯片引出线的最少数目是_。A 25 B 40 C 23 D 248. 假设主存每个存储单元为16位，那么_。A 其地址线为16根B 其地址线数与16无关C 其地址线数与16有关D 以上描述均错误9. 某存储器容量为32K*16

18、位，那么_。A 地址线为16根，数据线为32根B 地址线为32根，数据线为16根C 地址线为15根，数据线为16根D地址线为15根，数据线为32根10. 以下表达中_是正确的。A 主存可由RAM和ROM组成B 主存只能由ROM组成C 主存只能由RAM组成D 以上描述均错误11. EPROM是指_。A 只读存储器B 可编程的只读存储器C 可擦除可编程的只读存储器D 电可擦除可编程的只读存储器12. 下述说法中_是正确的。A 半导体RAM信息可读可写，且断电后仍能保持记忆B 动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的C 半导体RAM是易失性RAM，而静态RAM只有在电源不掉电时，

19、所存信息是不易失的D动态RAM与静态RAM中的存储信息都是不易失的13. 主存和CPU之间增加高速缓冲存储器的目的是_。A 解决CPU和主存之间的速度匹配问题B 扩大主存容量C 既扩大主存容量，又提高存取速度D解决主存容量缺乏的问题14. 在程序的执行过程中，Cache与主存的地址映射是由_。A 操作系统来管理的B 程序员调度的C 由硬件自动完成的D 以上均不正确15. Cache的地址映像中，假设主存中的任一块均可映射到Cache内的任一块的位置上，称作_。A 直接映射 B 全相联映射 C 组相联映射D 局部相联16. 以下器件中存取速度最快的是_。A Cache B 主存 C 存放器 D

20、硬盘二、填空题1. 主存、快速缓冲存储器、通用存放器、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是_A_。2. _A_、_B_和_C_组成三级存储系统，分级的目的是_D_。3. 半导体静态RAM依据_A_存储信息，半导体动态RAM依据_B_存储信息。4. 动态RAM依据_A_的原理存储信息，因此一般在 _B_时间内必须刷新一次。5. RAM的速度指标一般用_A_表示。6. 动态半导体存储器的刷新一般有_A_和 _B_两种方式，之所以刷新是因为 _C_。7. 半导体静态RAM进展读/写操作时，必须先承受_A_信号，再承受 _B_和 _C_信号。8. 欲组成一个32K*8位的存储器，当分

21、别选用1K*4位，16K*1位，2K*8位的三种不同规格的存储芯片时，各需_A_、 _B_ 和_C_ 片。9. 欲组成一个64K*16位的存储器，假设选用32K*8位的存储芯片，共需_A_片；假设选用16K*1位的存储芯片，那么需 _B_片；假设选用1K*4位的存储芯片共需 _C_片。10. 主存储器容量通常以KB为单位，其中K=_A_。硬盘的容量通常以GB为单位，其中G= _B_。11. 主存储器为1MB即等于_A_KB，又可表示为 _B_。12. 当我们说16位微机的主存储器容量是640KB时，表示主存储器有_A_字节存储空间，地址号从 _B_到 _C_此题均要求写出十进制各位数值13.

22、主存和Cache的地址映像方法很多，常用的有_A_ 、_B_和 _C_三种，在存储管理上常用的替换算法是 _D_ 和_E_。14. Cache的命中率是指_A_ ，命中率与_B_有关。15. Cache是一种_A_存储器，用来解决CPU与主存之间 _B_不匹配的问题。现代的Cache可分为 _C_和 _D_两级，并将 _E_和_F_分开设置。16. 计算机系统中常用到的存储器有：1SRAM，2DRAM ，3Flash，4EPROM，5硬盘存储器，6软盘存储器。其中非易失的存储器有 _A_；具有在线能力的有 _B_；可以单字节修改的有 _C_；可以快速读出的存储器包括 _D_。17. 如果Cac

23、he的容量为128块，在直接映像下，主存中第i块映像到缓存第_A_块。18. 在Cache主存的地址映像中，_A_灵活性强， _B_本钱最高。19. 在写操作时，对Cache与主存单元同时修改的方法称为_A_，假设每次只暂时写入Cache，直到替换时才写入主存的方法称为 _B_。20. 一个n路组相联映像的Cache中，共有M块数据。当n=1时，该Cache变为_A_映像；当n=M时，该Cache成为 _B_映像。21. 层次化存储器构造设计的依据是_A_。22. 一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。那么主存地址中的主存字块标记为_A_位，组地址为 _B_位

24、，字块内地址为 _C_位。三、问答题1. 试比拟RAM和ROM2 试比拟静态RAM和动态RAM3. 存储器的主要功能是什么?如何衡量存储器的性能？为什么要把存储系统分成假设干不同的层次？主要有哪些层次?4. 什么是刷新？刷新有几种方式？简要说明之5. 存储芯片内的地址译码有几种方式？是分析它们各自的特点及应用场合。6. 简述主存的读/写过程7. 提高访存速度可采取哪些措施？8. 什么是快速缓冲存储器，它与主存有什么关系？9. 什么是“程序访问的局部性？存储系统中哪一级采用了程序访问的局部性原理？10. 使用4K*8位的RAM芯片组成一个容量为8K*16位的存储器，画出构造框图，并标明途XX号线

25、的种类、方向和条数。11. 设CPU共有16根地址线，8根数据线，并用作为访存控制信号低电平有效，用作为读/写控制信号高电平为读，低电平为写。现有以下存储芯片：1K*4位RAM，4K*8位RAM，2K*8位ROM以及74138亿马奇和各种门电路，如图4.14所示。画出CPU与存储芯片的连接图，要求：1主存地址空间分配：8000H-87FFH微系统程序区；8800H-8BFFH为用户程序区。2合理选用上述存储芯片，说明各选几片。3详细画出存储芯片的片选逻辑。12. 在32题给出的条件下，画出CPU与存储芯片的连接图，要求；1主存地址空间分配：A000-A7FFH微系统程序区；A800H-AFFH

26、为用户程序区。2合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进制地址X围。3详细画出存储芯片的片选逻辑。13某计算机的主存容量为256K字，cache 的容量为2K字，每个字块为16字，访存地址为字地址，问：1 该cache可以容纳多少个块？2主存的地址有多少位？3在二路组相联映像方式下，设计主存的地址格式，画出主存地址格式图。14. 某计算机的cache 的容量为2K字，每块为16字。问：u 该cache可以容纳多少个块？v 假设主存容量是256K字，那么有多少个块？w 主存的地址有多少位？x 在直接地址映像方式下，主存中的第129块映像到cache中的哪一块？y 画出主存地址

27、格式图。参考答案一、选择题1.C 2.A 3.B 4.C 5.C 6.C 7.A 8.B9.C 10.A 11.C 12.C 13.A 14.C 15.B 16.C二、填空题1.A.通用存放器、快速缓冲存储器、主存、磁盘、磁带2.A.Cache B.主存 C.辅存 D.提高访问速度、扩大存储容量3.A.触发器原理 B.电容存储电荷原理4.A.电容存储电荷 B.2ms5.A.存取周期6.A.集中刷新 B.分散刷新 C.存储电荷的电容放电7.A.地址 B.片选 C.读/写8.A.64 B.16 C.169.A.4 B.64 C.25610. A. 1024 B. 23011. A. 1024 B.

28、 220 B12.A. 655360 B.0 C. 65535913, A.直接映像B.全相联映像C;.组相联映像D.先进先出算法(FIFO ) E.近期最少使用算法(LRU)14. A. CPU要访问的信息已在Cache中的比率B. Cache的块长和容量15. A.高速缓冲 B.速度C.片载CacheD片外Cache E.指令Cache F.数据Cache16.A.B.C.D.17. A.i mod 12818. A.全相联映像B.全相联映像19. A.写直达法 B.写回法20 .A.直接 B.全相联21. A.程序访问的局部性22. A.9 B.4 C.5三、问答题1. RAM是随机存取

29、存储器，在程序的执行过程中既可读出又可写人ROM是只读存储器，在程序执行过程中只能读出信息，不能写人信息。2.静态RAM和动态RAM都属随机存储器，即在程序的执行过程中既可读出又可写人信息。但静态RAM靠触发器原理存储信息只要电源不掉电，信息就不丧失;动态RAM靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息也会丧失，故需再生。3.存储器的主要功能是存放程序或各类数据。通常用存储容量、存取周期以及存储器的带宽(每秒从存储器读出或写入二进制代码的位数)三项指标来反映存储器的性能。为了扩大存储器容量和提高访存速度，将存储系统分成假设于不同层次，有Cache主存层次和主存辅存层次。前

30、者为使存储器与CPU速度匹配，在CPU和主存之间增设Cache高速缓冲存储器，其容量比主存小，速度比主存快，用来存放CPU最近期要用的信息，CPU可直接从Cache中取到信息，从而提高了访存速度。后者为扩大存储器容量，把主存和辅存统一成一个整体，从整体上看，速度取决于主存，容量取决于辅存，称为虚存。CPU只与主存交换信息，但程序员可用指令地址码进展编程，其位数与虚存的地址空间对应。4.动态RAM靠电容存储电荷原理存储信息，电容上的电荷要放电，信息即丧失。为了维持所存信息，需在一定时间( 2 ms)，将所存信息读出再重新写人(恢复)，这一过程称为刷新，刷新是一行一行进展的，由UPU自动完成。刷新

31、通常可分集中刷新和分散刷新两种。集中刷新即在2 ms时间内，集中一段时间对存储芯片的每行刷新一遍，在这段时间里不能对存储器进展访问，即所谓死时间。分散刷新是将存储系统周期分为两半，前半段时间用来进展读/写操作，后半段时间用来进展刷新操作，显然整个系统的速度降低了，但分散刷新没有存储器的死时间。还可将这两种刷新结合起来，即异步刷新，这种刷新可在2ms时间内对存储芯片的每一行刷新一遍，两行之间的刷新间隔时间为2ms/芯片的行数。5.存储芯片内的地址译码有两种方式，一种是线选法，适用于地址线较少的芯片。其特点是地址信号只须经过一个方向的译码就可选中某一存储单元的所有位。另一种是重合法(双重译码)，适

32、用于地址线较多的芯片。其特点是地址线分成两组，分别经行、列两个方向译码，只有行、列两个方向均选中的存储元才能进展读/写。6.主存储器的读出过程是:CPU先给出地址信号，然后给出片选(通常受CPU访存信号控制)信号和读命令，这样就可将被选中的存储单元内的各位信息读至存储芯片的数据线上。主存储器的写人过程是:CPU先给出地址信号，然后给出片选(通常受CPU访存信号控制)信号和写命令，并将欲写人的信息送至存储器的数据线上，这样，信息便可写人到被选中的存储单元中。7.提高访存速度可采取三种措施。(1)采用高速器件，选用存取周期短的芯片，可提高存储器的速度。(2)采用Cache , CPU将最近期要用的

33、信息先调人Cache，而Cache的速度比主存快得多，这样CPU每次只需从Cache中取出(或存人)信息，从而缩短了访存时间，提高了访存速度。(3)调整主存构造，如采用单体多字构造(在一个存取周期内读出多个存储字，可增加存储器的带宽)，或采用多体构造存储器(参考第16题答案)。8.快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。只要将CPU最近期需用的信息从主存调人缓存，这样CPU每次只需访问快速缓存就可到达访问主存的目的，从而提高了访存速度。主存的信息调人缓存要根据一定的算法，由CPU自动完成。但凡主存和缓存已建立了对应关系的存储单元，它们的内容必须保

34、持一致，故但凡写人缓存的信息也必须写至与缓存单元对应的主存单元中.9.所谓程序访问的局部性即程序执行时对存储器的访问是不均匀的，这是由于指令和数据在主存的地址分布不是随机的，而是相对地簇聚。存储系统的Cache-主存级和主存-辅存级都用到程序访问的局部性原理。对Cache-主存级而言，把CPU最近期执行的程序放在容量较小、速度较高的Cache中。对主存-辅存级而言，把程序中访间频度高、比拟活泼的局部放在主存中，这样既提高了访存的速度又扩大了存储器的容量。10.用4片4K8位的RAM芯片可组成容量为8K16位的存储器，其构造框图如图5.1所示。图5.1 第10题答案11. 根据主存地址空间分配，

35、选出所用芯片类型及数量。即A15 A11 A7 A3 A01 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 2K8位ROM 1片1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 11 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1K4位RAM2片1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 11 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1K4位RAM2片1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1CPU与存储芯片的连接图如图5.2所示。图5.2第11题答案12.根据主存地址空间分配，对应A000HA7F

36、FH系统程序区，选用一片2K x 8位RAM芯片;对应A80f1H一AFFFH用户程序区，选用4片1K x4位RAM芯片。每片存储芯片的地址X围如下。CPU与存储芯片的连接图如图5.3所示。A15 A11 A7 A3 A01 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2K8位ROM 1片1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 11 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1K4位RAM2片1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 11 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1K4位RAM2片1 0

37、 1 0 1 1 1 1 1 1 1 1 1 1 1 1图5.3 第12题答案13.12048/16=128块2256K=218，主存地址18位；3根据快长为16，且访存地址为字地址，得字块内地址为4位。根据二路组相联的条件，一组内有2块，那么Cache共分128/2=64=26组，组地址q=6。主存字块标记为18-6-4=8位。其地址格式如以下图所示：主存字块标记组地址字块内地址8 6 414.（1） 2048/16=128块（2） 512K/16=32768块（3） 512K=219，主存地址19位；cache地址11位（4） 129 mod 128=15 18 1110 4 3 0主存标记块号块内地址第6章 习题一、选择题：1. 主机中能对