单片机频率计设计实验报告.docx

《单片机频率计设计实验报告.docx》由会员分享，可在线阅读，更多相关《单片机频率计设计实验报告.docx（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、单片机频率计设计实验报告2020级电子信息工程电子信息工程专业（单片机原理及应用）课程设计报告设计题目单片机频率计的设计姓名及学号程海龙刘永何晓20200342040学院工程技术学院专业电子信息工程班级10.2班指导教师方飞2021年5月22号一、设计题目及要求1、设计题目基于单片机的数字频率计设计。2、设计要求1基本要求用单片机的定时器/计数器功能，外部扩展8位LED数码管，要求累计每秒进入单片机的外部脉冲个数，用LED数码管显示出来；频率范围：10Hz10MHz方波TTL电平,并显示出来；要求画出单片机硬件系统框图，电路原理图，软件流程图。2发挥部分频率上扩至10KHz分频后再测量；10m

2、V正弦信号频率测量设计信号调理电路；自制稳压电压。指导老师签名：年月日二、指导老师点评指导老师签名：年月日三、成绩报告70%：分，作品30%：分，总分：分验收盖章年月日目录1引言.-4-2芯片简介.-4-2.1单片机(4)2.1.1单片机特点及引脚图.-4-2.1.2单片机引脚讲明.-6-2.2其它芯片资料.(8)2.2.174HC573.-8-2.2.274HC138.-9-3方案选择与论证.-10-3.1方案比拟(10)3.2方案论证(11)3.3方案选择(12)4频率计系统原理概述.-12-4.1频率计方案的概述(12)4.2系统设计构造图(12)4.3显示功能描绘(12)5系统硬件设计

3、.-13-5.1时钟电路(13)5.2复位电路(13)5.3显示电路(14)5.4放大整形电路(15)6软件设计.-16-6.1软件实现原理(16)6.2软件流程图(16)7系统调试.-17-8总结.-17-9致谢.-18-10参考文献.-18-11附录(18)摘要随着电子信息产业的不断发展，信号频率的测量在科技研究和实际应用中的作用日益重要。传统的频率计通常是用很多的逻辑电路和时序电路来实现的，这种电路一般运行较慢，而且测量频率的范围较小。考虑到上述问题，本课题基于单片机设计频率计。首先，我们把待测信号经过放大整形，然后把信号送入单片机的定时计数器里进行计数，获的频率值，最后把测得的频率数值

4、送入显示电路里进行显示。本设计从频率计的原理出发，介绍了基于单片机的频率计的设计方案，选择了实现系统的各种电路元器件。关键字：单片机频率计测量1引言频率仪器是数字电路中一个典型应用，实际的硬件设计用到的器件较多，联机比拟复杂，而且会产生比拟大的延迟。随着复杂可编程逻辑器件的广泛应用，将使整个系统大大简化。提高整体性能，它是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅能够测量正弦波，方波，三角波，尖脉冲信号和其他具有周期的信号的频率，而且还能够测量他们的周期。经过改装，能够测量脉冲宽度，做成数字式脉宽测量仪，能够测量电容做成数字电容测量仪;在电路中增加传感器，还能够做成数字脉搏仪，计

5、价器等。因而数字频率计在测量物理量方面有广泛应用。本设计在测量频率时分别采用了测周法和测频法。在频率小于100Hz时用测周法，在频率大于100Hz时用测频法。测周法的原理实际上是测量一个周期所用时间的多少，再取周期的倒数，就是频率了。测周法适用于低频段的测量，当频率较高时，采用测周法误差会比拟大。测频法的原理实际上是测量单位时间内的周期数，所测量即是频率，测频法适用于较高频段的测量，当测量的频率较低时，采用测频法误差会比拟大。本课题的任务是设计一个基于单片机技术的数字频率计。主要介绍了整形电路，控制电路和显示电路的构成原理，以及测周法和测频法的基本方法，并且进行了相应的软硬件设计。2芯片简介2

6、.1单片机2.1.1单片机特点及引脚图AT89S52是一种低功耗、高性能CMOS8位微控制器，具有8K在系统可编程Flash存储器。AT89S52使用Atmel公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，AT89S52拥有乖巧的8位CPU和在系统可编程Flash，使AT89S52为诸多嵌入式控制应用系统提供高灵敏、超有效的解决方案。AT89S52具有下面标准性功能：1、与MCS-51单片机产品兼容；2、8K支持在线编程(ISP)的FLASH构造程序存储器，1000次擦写寿命；3、全静态操作：0

7、Hz-33MHz；4、三级加密程序存储器；5、32个可编程I/O口线；6、3个16位定时器/计数器；7、6个中断源；8、全双工UART串行通道；9、低功耗空闲和掉电形式；10、掉电后中断可唤醒；11、看门狗定时器；12、双数据指针；13、掉电标识符。工业级产品，温度范围(-40C到85C)，PU为无铅环保产品。另外，AT89S52可降至0Hz静态逻辑操作，支持2种软件可选择节电形式。空闲形式下，CPU停止工作，允许RAM、定时器/计数器、串口中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。其PDIP图如下列图2-1所示。图2-1A

8、T89S52单片机的引脚配置图2.1.2单片机引脚讲明P0口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种形式下，P0不具有内部上拉电阻。在flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。P1口：P1口是一个具有内部上拉电阻的8位双向I/O口，P1输出缓冲器能驱动4个TTL逻辑电平。对P1端口写“1时，内部上拉电阻把端口拉高，此时能够作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻

9、的原因，将输出电流IIL。P2口：P2口是一个具有内部上拉电阻的8位双向I/O口，P2输出缓冲器能驱动4个TTL逻辑电平。对P2端口写“1时，内部上拉电阻把端口拉高，此时能够作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流IIL。在访问外部程序存储器或用16位地址读取外部数据存储器例如执行MOVXDPTR时，P2口送出高八位地址。在这种应用中，P2口使用很强的内部上拉发送1。在使用8位地址如MOVXRI访问外部数据存储器时，P2口输出P2锁存器的内容。在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。P3口：P3口是一个具有内部上拉电阻的8位双向

10、I/O口，P3输出缓冲器能驱动4个TTL逻辑电平。对P3端口写“1时，内部上拉电阻把端口拉高，此时能够作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流。P3口亦作为AT89S52特殊功能第二功能使用，如下表所示。在flash编程和校验时，P3口也接收一些控制信号。端口引脚第二功能：P3.0RXD(串行输入口)；P3.1TXD(串行输出口)；P3.2INT0(外中断0)；P3.3INT1(外中断1)；P3.4T0(定时/计数器0)；P3.5T1(定时/计数器1)；P3.6WR(外部数据存储器写选通)；P3.7RD(外部数据存储器读选通)；此外，P3口还接收一些用于F

11、LASH闪存编程和程序校验的控制信号。RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将是单片机复位。ALE/PROG：当访问外部程序存储器或数据存储器时，ALE地址锁存允许输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因而它可对外输出时钟或用于定时目的。要注意的是，每当访问外部数据存储器时将跳过一个ALE脉冲。对FLASH存储器编程期间，该引脚还用于输入编程脉冲PROG。如有必要，可通过对特殊功能寄存器SFR区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只要一条MOVX和MOVC指令才能将ALE激活。此外，

12、该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。PSEN：程序储存允许PSEN输出是外部程序存储器的读选通信号，当AT89S52由外部程序存储器取指令或数据时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。EA/VPP：外部访问允许，欲使CPU仅访问外部程序存储器地址为0000H-FFFFH，EA端必须保持低电平接地。需注意的是：假如加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平接Vcc端，CPU则执行内部程序存储器的指令。FLASH存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器

13、件是使用12V编程电压Vpp。XTAL1：振荡器反相放大器和内部时钟发生电路的输入端。XTAL2：振荡器反相放大器的输出端。2.2其它芯片资料2.2.174HC573八进制3态非反转透明锁存器74HC573高性能硅门CMOS器件SL74HC573跟LS/AL573的管脚一样的器件。SL74HC573跟LS/AL573的管脚一样。器件的输入是和标准CMOS输出兼容的，加上拉电阻他们能和LS/ALSTTL输出兼容。数据锁存当输入的数据消失时,在芯片的输出端,数据仍然保持;这个概念在并行数据扩展中经常使用到。OE120Vcc1D2191Q2D3182Q3D4173Q4D5164Q5D6155Q6D7

14、146Q7D8137Q8D9128QGND1011LEOELEDQLHHHLHLLLLXQ0HXXZ1脚三态允许控制端低电平有效1D8D为数据输入端1Q8Q为数据输出端74HC573引脚图LE为锁存控制端;OE为使能端。2.2.274HC13874HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTLLSTTL系列。74HC138译码器可接受3位二进制加权地址输入A0,A1和A2，并当使能时，提供8个互斥的低有效输出Y0至Y7。74HC138特有3个使能输入端：两个低有效E1和E2和一个高有效E3。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。利用这种

15、复合使能特性，仅需4片74HC138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-325线到32线译码器。任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74HC138亦可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自适宜的高有效或低有效状态。74HC138与74HC238逻辑功能一致，只不过74HC138为反相输出。3方案选择与论证3.1方案比拟方案一：本方案主要以单片机为核心，利用单片机的外部中断和定时功能来实现频率的计数并且利用单片机的动态扫描把测出的数据送到数字显示电路显示。其实原理框图如2.1所示2.1方案一原理图信号放大电路信号整形单片机AT89S52电路数字显示电路