（数字集成电路设计）温习提纲.docx

《（数字集成电路设计）温习提纲.docx》由会员分享，可在线阅读，更多相关《（数字集成电路设计）温习提纲.docx（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、（数字集成电路设计）温习提纲（数字集成电路设计）温习提纲(1-7,10,11章)2020-121.数字集成电路的成本包括哪几部分？2.数字门的传播延时是怎样定义的？3.集成电路的设计规则(designrule)有什么作用？4.什么是MOS晶体管的体效应？什么是沟道长度调制效应？5.写出一个NMOS晶体管处于截止区、线性区、饱和区的判定条件，以及各工作区的源漏电流表达式考虑短沟效应即沟道长度调制效应，不考虑速度饱和效应注：NMOS晶体管的栅、源、漏、衬底分别用G、S、D、B表示。6.MOS晶体管的本征电容有哪些来源？7.对于一个CMOS反相器的电压传输特性，请标出A、B、C三点处NMOS管和PM

2、OS管各自处于什么工作区？Vin=0、VDD、VM时，两个管子什么区？VDD8.在CMOS反相器中，NMOS管的平均导通电阻为Reqn，PMOS管的平均导通电阻为Reqp，请写出该反相器的总传播延时定义。9.减小一个数字门的延迟的方法有哪些？列出三种，并解释可能存在的弊端。10.CMOS电路的功耗有哪三类？这三类功耗分别由什么引起的？11.同步寄存器的建立时间、维持时间、传播延时的含义是什么？VoutVin0.511.522.512.下面三级反相器链，请问使得总延迟最小的每级反相器的f是多少？最小的总延迟是多少？假设标准反相器的延迟为tp0。1CL=8C13.(1)用静态互补CMOS门实现如下功能，画出电路连接图。Out=AB+CD (2)为使上述逻辑门的延迟与下面尺寸的反相器一样，请给出各晶体管的尺寸。反相器尺寸：NMOS管=1，PMOS管=2。14.分析下列动态电路的功能。OutClkClkABCMpMe15.下面的电路是什么功能？当前位置：文档视界（数字集成电路设计）温习提纲（数字集成电路设计）温习提纲当前位置：文档视界（数字集成电路设计）温习提纲（数字集成电路设计）温习提纲