(工艺技术)集成电路的基本制造工艺.docx
《(工艺技术)集成电路的基本制造工艺.docx》由会员分享,可在线阅读,更多相关《(工艺技术)集成电路的基本制造工艺.docx(8页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、(工艺技术)集成电路的基本制造工艺第1章集成电路的基本制造工艺1.6一般TTL集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为何?答:集成运算放大器电路的外延层电阻率比一般TTL集成电路的外延层电阻率高。第2章集成电路中的晶体管及其寄生效应复习思考题2.2利用截锥体电阻公式,计算TTL“与非门输出管的CSr,其图形如图题2.2所示。提示:先求截锥体的高度upBLepimcjcepiTxxTT-=然后利用公式:baabWLTrc-?=/ln1,212?=-BLCEBLSCWLRrbaabWLTrc-?=/ln3321CCCCSrrrr+=注意:在计算W、L时,应考虑横向扩散。2.3伴
2、随一个横向PNP器件产生两个寄生的PNP晶体管,试问当横向PNP器件在4种可能的偏置情况下,哪一种偏置会使得寄生晶体管的影响最大?答:当横向PNP管处于饱和状态时,会使得寄生晶体管的影响最大。2.8试设计一个单基极、单发射极和单集电极的输出晶体管,要求其在20mA的电流负载下,OLV0.4V,请在坐标纸上放大500倍画出其版图。给出设计条件如下:答:解题思路由0I、求有效发射区周长EeffL;由设计条件画图先画发射区引线孔;由孔四边各距AD画出发射区扩散孔;由AD先画出基区扩散孔的三边;由BED-画出基区引线孔;由AD画出基区扩散孔的另一边;由AD先画出外延岛的三边;由CBD-画出集电极接触孔
3、;由AD画出外延岛的另一边;由Id画出隔离槽的四周;验证所画晶体管的CSr能否知足VVOL4.0的条件,若不知足,则要对所作的图进行修正,直至知足VVOL4.0的条件。CSCOLrIVV00ES+=及己知VVC05.00ES=第3章集成电路中的无源元件复习思考题3.3设计一个4k的基区扩散电阻及其版图。试求:(1)可取的电阻最小线宽minRW=?你取多少?答:12m(2)粗估一下电阻长度,根据隔离框面积该电阻至少要几个弯头?答:一个弯头第4章晶体管晶体管逻辑(TTL)电路复习思考题4.4某个TTL与非门的输出低电平测试结果为OLV=1V。试问这个器件合格吗?上机使用时有什么问题?答:不合格。4
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 工艺技术 集成电路 基本 制造 工艺
限制150内