集成电路温习题资料.docx

《集成电路温习题资料.docx》由会员分享，可在线阅读，更多相关《集成电路温习题资料.docx（14页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、集成电路温习题资料1.集成电路的发展遵循了什么定律？简述集成电路设计流程。讲明版图设计在整个集成电路设计中所起的作用。答：摩尔定律：集成电路的集成度，即芯片上晶体管的数目，每隔18个月增加一倍或者每3年翻两番。版图设计的作用1、知足电路功能性能指标质量要求2、尽可能节省面积以提高集成度，降低成本3、尽可能缩短连线，以减少复杂度，缩短时间，改善可靠性；2、1集成电路设计方法的种类主要有哪些？2名词解释：ASIC、SOC、DSP、HDL等常见缩写答：1全制定设计方法，半制定设计方法，标准单元设计方法，通用单元设计方法，可编程逻辑电路设计方法。2ASICApplicationSpecificInte

2、rgratedCircuits专用集成电路：指特定用户要求和特定电子系统的需要而设计、制造的集成电路SOC(SystemOnChip)系统及芯片、片上系统：指它是一个产品、是一个有专用目的的集成电路，其中包括完好系统并有嵌入软件的全部内容DSPDigitalSignalProcessing数字信号处理：是一门涉及很多学科而又广泛应用于很多领域的新兴学科HDL(HardwareDescriptionLanguage)硬件描绘语言：指对硬件电路进行行为描绘、寄存器传输描绘或者构造化描绘的一种新兴语言3、1描绘多晶硅在CMOS工艺中所起的基本作用。2假定某材料的方块电阻值为10，电阻的长度为30m，

3、宽度为10m，该电阻阻值为多少？假如其他条件不变，长度变为25m，则该电阻的阻值又是多少？答：1多晶硅有着与单晶硅类似的特性，并且其特性可随结晶度与杂质原子的改变而改变。在MOS及双极型器件中，多晶硅可用来制作栅极、源极与漏极的欧姆接触、基本连线、薄PN结的扩散源、高值电阻等。2R=Rs*L/W(Rs为方块电阻，L为长度，W为宽度)4、SOI材料是如何构成的，有何特点？肖特基接触和欧姆型接触各有什么特点？答：SOI绝缘体上硅，能够通过氧隔离或者晶片粘结技术完成。特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低肖特基接触特点：阻挡层具有类似PN结的伏安特性。欧姆型接触特点：载流子能够

4、容易地利用量子遂穿效应相应自由传输。5、讨论半导体工艺中掺杂的作用，举出两种掺杂方法，并比拟其优缺点。答：掺杂的目的是改变半导体的导电类型，构成N型或P型层，以构成双极型晶体管及各种二极管的PN结，或改变材料的电导率。两种掺杂方法：热扩散掺杂和离子注入法。与热扩散相比，离子注入法的优点如下：1.掺杂的经过可通过调整杂质剂量与能量来准确控制杂质分布。2.可进行小剂量的掺杂。3.可进行极小深度的掺杂。4.较低的工业温度，故光刻胶可用作掩膜。5.可供掺杂的离子种类较多，离子注入法可以用于制作隔离岛。缺点：价格昂贵，大剂量注入时，半导体晶格会遭到严重毁坏且难以恢复6、写出晶体外延的意义，列出三种外延生

5、长方法，并讲明各自的优缺点。给出光刻的作用，光刻有哪两种曝光方式。外延意义：用同质材料构成具有不同掺杂种类及浓度而具有不同性能的晶体层。外延方法:液态生长，气相外延生长，金属有机物气相外延生长1液态生长：最简单最廉价的外延生长方法，但其外延层的质量不高2气相外延生长：技术成熟，能很好地控制薄膜厚度、杂质浓度和晶体完好性，但对外延层掺杂情况的控制比拟难。3金属有机物气相外延生长：MOVPE与其它VPE不同之处在于它是一种冷壁工艺，只要将衬底控制到一定温度就行了。光刻作用：把掩膜上的图形转换成晶圆上的器件构造。曝光方式有接触与非接触两种。7、简述双阱CMOS工艺的基本工艺流程。答：1衬底准备：衬底

6、氧化，生长Si3N4.2光刻P阱，构成阱版：在P阱区腐蚀Si3N4.，P阱注入。(3)去光刻胶，P阱扩散并生长SiO2。(4)腐蚀Si3N4，N阱注入并扩散。(5)有源区衬底氧化：生长Si3N4，有源区光刻和腐蚀，构成有源区版。6N管场注入光刻7场区氧化：有源区Si3N4和SiO2腐蚀，栅氧化，沟道掺杂阈值电压调节注入。8多晶硅淀积、掺杂、光刻和腐蚀，构成多晶硅版。9NMOS管光刻和注入硼，构成N+版。10PMOS管光刻和注入磷，构成P+版。11硅片外表生长SiO2薄膜。12接触空光刻，接触孔腐蚀。13淀积铝，构成铝连线。8、1MOSFET的饱和电流主要取决于哪些参数？答：饱和电流取决于栅极宽

7、度W，栅极长度L，栅-源之间压降GSV，阈值电压TV，氧化层厚度OXt，氧化层介电常数OX2什么是MOS器件的体效应？请指出答：由于衬底与源端未连接在一起，而引起的阈值电压的变化叫做体效应。3版图中有源区接触孔、多晶硅接触孔和通孔的作用各是什么？有源区接触孔:用来连接第一层金属和N+或P+区域,在版图设计中有源区接触孔的形状通常是正方形通孔:用于相邻两金属层的连接，其形状也是正方形多晶硅接触孔：用来连接第一层金属和多晶硅栅，其形状通常也是正方形9.讨论MOSFET的基本构造。讨论MOSFET的阈值电压及其影响因素。答:MOSFET由两个PN结和一个MOS电容组成；阈值电压就是将栅极下面的Si外

8、表从P型Si变成N型Si所必要的电压。影响它的因素有4个：材料的功函数之差，SiO2层中能够移动的正离子的影响，氧化层中固定电荷的影响，面势阱的影响。10画出电阻的高频等效电路。集成电路电路级模拟的标准工具是什么软件，能进行哪些性能分析？答：集成电路电路级模拟的标准工具是SPICE能够进行：1.直流工作点分析2.直流扫描分析3.小信号传输函数4.沟通特性分析5.直流或小信号沟通灵敏度分析6.噪声分析7.瞬态特性分析8.傅里叶分析9.失真分析10.零极点分析11信号线的版图设计准则有哪些？集成电路封装工艺基本流程有哪些？答：版图设计准则:1匹配设计，2抗干扰设计，3寄生优化设计，4可靠性设计；一

9、般信号线用第一层金属，信号线穿插的地方用第二层金属,对高频信号，尽量减少寄生电容的干扰，对直流信号，尽量利用寄生电容来旁路掉直流信号中的沟通成分进而稳定直流。第一层金属和第二层金属之间，第二层金属和第三层金属之间均会构成电容.封装工艺流程：对晶圆进行划片分类管芯键合引线压焊密封管壳焊接塑封测试。12、1版图设计规则中的基本几何关系主要包括哪几种，试画图讲明？2电源线的版图设计准则有哪些？3某电阻需要通过100微安电流，该电阻宽2微米，假如它的电流密度值为0.12毫安/微米，试通过计算判定该电阻能否可靠工作。答：1设计规则主要包括各层的最小宽度、层与层之间的最小间距以及最小交叠等。1.最小宽度指

10、封闭几何图形的内边之间的距离2.最小间距:间距指各几何图形外边界之间的距离3.最小交叠:交迭有两种形式：a)一几何图形内边界到另一图形的内边界长度(overlap)b)一几何图形外边界到另一图形的内边界长度(extension2电源线和地线应尽可能地避免用扩散区和多晶硅布线，十分是通过较大电流的那部分电源线和地线；禁止在一条铝布线的长信号下平行走过另一条用多晶硅或扩散区布线的长信号线；压点离开芯片内部图形的距离不应少于20微米。 (3)XY(a)(b)13.给出下列布尔表达式()F+=的全互补CMOS电路。试分别指F+EABDC出NMOS传输门和PMOS传输门传输“0和“1逻辑各有何特点。答:

11、当NMOS传输门用作开关以传输逻辑信号时，传输“0逻辑将是理想的。传输“1逻辑则不理想，由于电平是蜕化的当PMOS传输门用作开关传输逻辑信号时,传输“1逻辑,将是理想的.传输“0逻辑,不是理想的.由于电平是蜕化的,14.画出CMOS标准反相器的电路图，并扼要讲明是怎样实现反相功能的。并画出两输入CMOS或非门的电路图。反相功能的实现:输入为1时,则NMOS导通，PMOS不导通，输出为0.输入为0时,则NMOS不导通，PMOS导通，输出为1.15、在CMOS工艺中P型衬底和N阱应该做如何的连接？某大尺寸NMOS晶体管，假如将其拆分成并联的晶体管，应该采取什么样的版图设计措施比拟妥当？答:对于NM

12、OS管，我们应当充分保证其衬底接地，而PMOS管应当保证其衬底充分接高电平，十分MOS管流过大电流时，应该在管子周围构成隔离环进行保护16、假设需要一个能承受12毫安电流的电阻，其大小为50欧姆，并且要求其对工艺变化不敏感。有三个选择：多晶硅：电流密度为0.27mA/m，薄层电阻率为225/；N阱：电流密度为0.72mA/m，薄层电阻率为870/；扩散电阻：电流密度为0.93mA/m，薄层电阻率为1290/。请通过计算出这三种电阻的宽度和长度，并根据计算结果判定，哪一个电阻能够知足我们的要求？选择的理由是什么？17、全互补CMOS电路的缺点主要是什么？作为对它的改良，伪NMOS逻辑电路的优点是

13、什么？答:全互补CMOS电路的缺点是管子数过多。伪NMOS电路的最大优点是：(1)管子数少。若组合逻辑共有k个输入变量，则伪NMOS逻辑只需要k+1个管子，同NMOS电路一样，比标准的CMOS要少得多。(2)输入电容也同NMOS一样，是CMOS电路的一半。(3)静态功耗也同NMOS一样，由于P管总是导通的，很象耗尽管负载，有直通电流。而CMOS则是没有的。18、1何谓静态恢复逻辑电路？怎样理解静态和恢复逻辑电路？2与NMOS电路相比，CMOS电路有哪两大缺点？伪NMOS电路本身又有什么缺点？答:(1)以反相器为基础而构成的逻辑电路成为静态恢复逻辑电路。所谓静态是指不存在预充电放电机制。所谓恢复逻辑电路是指电路存在着一个逻辑电平噪声容限，当输入信号电平遭到的噪声干扰小于规定的容限时，输入能恢复到确定的逻辑电平。2CMOS电路的速度比NMOS低；COMS电路所需的器件数多NMOS电路的缺点：电平蜕化，限制了级连数目。