数字集成电路课程设计74hc138.docx

《数字集成电路课程设计74hc138.docx》由会员分享，可在线阅读，更多相关《数字集成电路课程设计74hc138.docx（54页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字集成电路课程设计74hc138目录1目的与任务(1)2.教学内容基要求(1)3.设计的方法与计算分析(1)3.174HC138芯片简介(1)3.2电路设计(3)3.3功耗与延时计算(6)4.电路模拟(14)4.1直流分析(15)4.2瞬态分析(17)4.3功耗分析(19)5.版图设计(19)5.1输入级的设计(19)5.2内部反相器的设计(19)5.3输入和输出缓冲门的设计(22)5.4内部逻辑门的设计(23)5.5输出级的设计(24)5.6连接成总电路图(24)5.3版图检查(24)6.总图的整理(26)7.经历与体会(26)8.参考文献(26)附录A电路原理图总图(28)附录B总电路版

2、图(29)集成1.目的与任务本课程设计是（集成电路分析与设计基础）的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已把握的知识，利用相关软件，初步熟悉和把握集成电路芯片系统设计电路设计及模拟版图设计版图验证等正向设计方法。2.教学内容基本要求2.1课程设计题目及要求器件名称：3-8译码器的74HC138芯片要求电路性能指标：可驱动10个LSTTL电路相当于15pF电容负载；输出高电平常，OHI20uA,min,OHV=4.4V;输出低电平常，OLI4mA，manOLV,=0.4V输出级充放电时间rt=ft，pdt25ns；工作电源5V

3、，常温工作，工作频率workf=30MHZ，总功耗maxP=15mW。2.2课程设计的内容1.功能分析及逻辑设计；2.电路设计及器件参数计算；3.估算功耗与延时；4.电路模拟与仿真；5.版图设计；6.版图检查：DRC与LVS；7.后仿真(选做)；8.版图数据提交。2.3课程设计的要求与数据1.独立完成设计74HC138芯片的全经过；2.设计时使用的工艺及设计规则：MOSIS:mhp_ns5；3.根据所用的工艺，选取合理的模型库；4.选用以lambda()为单位的设计规则；3.设计的方法与计算分析3.174HC138芯片简介当前位置：文档视界数字集成电路课程设计74hc138数字集成电路课程设计

4、74hc138图3-274HC138逻辑图3.2电路设计本次电路设计采用的是ml2_typ.md模型的各参数。其参数如下：N管：ox=3.98.851210-F/mN=700410-?Vsm/2mtox1.0=VVtn0.1=P管：ox=3.98.851210-F/mVsmp/1030024-?=m1.0=oxtVVtp0.1-=3.2.1输出级电路设计据要求，输出级等效电路如图3-3所示，输入Vi为前一级的输出，可以为是理想的输出，即iLV=SSV,iHV=DDV。图3-3输出级等效电路输出级N管N(W/L)的计算当输入为高电平常，输出为低电平，N管导通，后级TTL有较大的灌电流输入，要求O

5、LI4mA，manOLV,=0.4V，根据MOS管的理想电流统一方程式：)()()(2221DTGSTGLWtdsVVVVVVIoxox-?=能够求出N(W/L)的值。其主要计算如下:()()222dtngStngnoxoxdsnNVVVVVVtILW-=?=4.06.71070085.89.351.0104103?-109输出级P管()pLW/的计算当输入为低电平常，输出为高电平，P管导通。同时要求N管和P管的充放电时间frtt=，分别求出这两个条件下的()min,/PLW极限值，然后取大者。以OHI20uA,VVOH4.4min,=为条件计算()min,/PLW极限值，用MOS管理想电流方

6、程统一表达式：)()()(2221DTGSTGLWtdsVVVVVVIoxox-?=能够求出()pLW/的值。其主要计算如下：()()222dtpgstpgpoxoxdspPVVVVVVtILW-=?=()22412664.34103501085.89.3101.010202-?-0.751N管和P管的充放电时间rt和ft表达式分别为()()()?-+?-?=ddtnddtnddtnddddtnnnoxoxLfVVVVVVVVVWLtCt2022ln11.022()()()?-+?-?=?ddtpddtpddtpddddtpppoxoxLrVVVVVVVVVWLtCt2022ln11.022以

7、frtt=计算()min,/PLW的值。其计算如下：设()()()?-+?-?=ddtnddtnddtnddddtnnnoxoxVVVVVVVVVWLtKn2022ln11.022()()()?-+?-?=?ddtpddtpddtpddddtpppoxoxVVVVVVVVVWLtKp2022ln11.022由frtt=，故有 ()()()?-+?-?ddtpddtpddtpddddtpppVVVVVVVVVWL2022ln11.0221代入数据，化简能够得=?pWLnWL?37，代入109=?nLW255=?PLW比拟两种方法的PLW?，取其中的最大值，即取255=?PLW()()()=?-+

8、?-?ddtnddtnddtnddddtnnnVVVVVVVVVWL2022ln11.02213.2.2内部基本反相器中的各MOS尺寸的计算内部基本反相器如图3-4所示，它的N管和P管尺寸根据充放电时间rt和ft方程来求。关键点是先求出式中的LC(即负载)。图3-4内部反相器它的负载由下面内部反相器如右图所示的负载由CL下面三部分电容组成：本级漏极的PN结电容CPN；下级的栅电容Cg；连线杂散电容CS。本级漏极PN结电容CPN计算CPNCjWb+Cjsw(2W+2b)其中Cj是每um2的结电容，Cjp是每um的周界电容，b为有源区宽度，可从设计规则获取。在这里，最小孔为22，孔与多晶硅栅的最小

9、间距为2，孔与有源区边界的最小间距为2，则取b6。总的漏极PN结电容应是P管的和N管的总和，即：CPNCj,nWNCj,pWPbCjsw,n(2WN2b)+Cjsw,p(2WP2b)采用的模型参数有：24./102mFCNj-?=mFCnjsw/1019.-?=24./102mFCPj-?=mFCPjsw/1019.-?=代入数据到PNC的式子得)103.0622(10)103.0622(10103.06)102102(6969644-?+?+?+?+?=PNPNPNWWWWC=15910102.7)(102106.3(-?+?+?NPWW=FWWPN159102.7)(1036.2-?+?栅

10、电容Cg计算1471226,1053.41011085.89.3)106.0()255109()()(-?=?+=+=?+?=+=oxoxPNoxoxpoxoxNPgNggtLWWtAtACCC连线杂散电容Cs一般CPNCg10CS，可忽略CS作用。所以，内部基本反相器的总负载电容LC为上述各电容计算值之和。即有149141591025.5)(1036.21053.4102.7)(1036.2-?+?=?+?+?=+=PNPNgPNLWWWWCCC根据tr=tf=2.5ns的条件PNWW73=NpWW37=。42.3106.974.0106.0)1025.57101036.2(10385.89

11、.3105.274.0106.010385.89.31025.5)(1036.2105.274.0103001085.89.3101025.5)(1036.2105.27614914261414942412714949=?=?+?=?+?=?+?=?-pppPPNPPNWWWWWWWLWW即224=?PLW1273=?=?NLW由于仿真时候阈值电压过小，所以把宽长比都调为43.2.3内部逻辑门MOS尺寸的计算，内部反相器，与非门，内部反相器，与非门PP4?LWLWLWLWNN代入内部反相器的宽长比，能够算出逻辑MOS尺寸：244PP=?=?，内部反相器，与非门，内部反相器，与非门LWLWLWL

12、WNN为了方便绘图，把与非门的pmos宽长比设定为4图3-5内部逻辑门电路3.2.4输入级设计由于本电路是与TTL兼容，TTL的输入电平ViH可能为2.4V，假如按正常内部反相器进行设计，则N1、P1构成的CMOS将有较大直流功耗。故采用图3-6示的电路，通过正反应的P2作为上提拉管，使ViH较快上升，减小功耗，加快翻转速度。图3-6输入级电路1提拉管P2的W/LP2计算为了节省面积，同时又能使ViH较快上升，取W/LP21。理论上，这里取L=2,W=2。而且为了方便画图，宽长比设定为6。2CMOS反相器P1管W/LP1的计算此P1管应取内部基本反相器的尺寸这里取10=?PLW3CMOS反相器

13、N1管W/LN1的计算由于要与TTL电路兼容，而TTL的输出电平在0.42.4V之间转换，因而要选取反相器的状态转变电平：VVVViHiLI4.12*min,max,=+=又知：pnpntntpddIVVVV/1/*+,代入数据，有pnpn/1/154.1+-5.6=pn25.42=pnpnppnnpnLWLWLWLW?=?=373721.36735.847325.421=?=?=?PNLWLW3.2.5缓冲级设计输入缓冲级由74HC138的逻辑图可知，在输入级中有三个信号：Cs、A1、A0。其中Cs经一级输入反相器后，构成SC,用SC去驱动8个四输入与非门，故需要缓冲级，使其驱动能力增加。同

14、时为了用SC驱动，必须参加缓冲门。由于A2、A1、A0以及2A、1A、0A各驱动内部与非门2个，所以能够不用缓冲级。Cs缓冲级的设计经过如下：Cs的缓冲级与输入级和内部门的关系如图3-7所示。图3-7Cs的缓冲级图中M1为输入级，M2为内部门，M3为缓冲级驱动门。M1的P管和N管的尺寸即为上述所述的输入级CMOS反相器P1管和N1管尺寸，M2的P管和N管的尺寸即为内部基本反相器P1管和N1管尺寸，M3的P管和N管的尺寸由级间比值相邻级中MOS管宽度增加的倍数来确定。假如要求尺寸或功耗最佳，级间比值为210。详细可取N。N为扇出系数，它的定义是：积前级等效反相器栅的面下级栅的面积N在本例中，前级

15、等效反相器栅的面积为M2的P管和N管的栅面积总和，下级栅的面积为4个三输入与非门中与Cs相连的所有P管和N管的栅面积总和。因而，168.18.286.0)12(6.0)42(8=?+?+N则4=N则有：8244143P3=?=?=?LWLWN所以三输入与非门的尺寸为：81243P=?=?LWLWN缓冲输出级由于输出级部分要驱动TTL电路，其尺寸较大，因此必须在与非门输出与输出级之间参加一级缓冲门M1，如图3-8所示。将与非门M0等效为一个反相器，类似上述Cs的缓冲级设计，计算出M1的P管和N管的尺寸。计算类似于输入级：1226.0)12(6.0)255109(=?+?+N232122121122PP=?=?=?=?，逻辑，逻辑LWNLWLWNLWNN至此，完成了全部器件的参数计算，汇总列出各级N管和P管的尺寸如下：输入级：