数字电子技术自测练习第7章ppt课件.ppt

《数字电子技术自测练习第7章ppt课件.ppt》由会员分享，可在线阅读，更多相关《数字电子技术自测练习第7章ppt课件.ppt（31页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第 1 1 页页第第 7 章章 半导体存储器半导体存储器 单项选择题单项选择题 填空题填空题第第 2 2 页页1、可由用户以专用设备将信息写入，写入后还可以用专门方法（如、可由用户以专用设备将信息写入，写入后还可以用专门方法（如紫外线照射）将原来内容擦除后再写入新内容的只读存储器称为紫外线照射）将原来内容擦除后再写入新内容的只读存储器称为( ) 。 MROM A PROMB EPROM C EEPROMD分分 析析 提提 示示 MROM ： 掩膜掩膜ROM，完全只读存储器。，完全只读存储器。 PROM： 可编程只读存储器，但只能一次编程。可编程只读存储器，但只能一次编程。 EPROM ： 用

2、紫外线照射擦除的可擦除可编程只读存储器。用紫外线照射擦除的可擦除可编程只读存储器。 EEPROM：用电信擦除的可擦除可编程只读存储器。：用电信擦除的可擦除可编程只读存储器。第第 3 3 页页2、下列存储器中，存储的信息在断电后将消失，属于、下列存储器中，存储的信息在断电后将消失，属于“易失性易失性”存储存储器件的是器件的是 ( ) 。 半导体半导体ROM A 半导体半导体RAM B 磁盘存储器磁盘存储器 C 光盘存储器光盘存储器 D分分 析析 提提 示示 半导体半导体RAM分为静态分为静态 RAM (SRAM )和动态和动态RAM (DRAM )。 静态静态 RAM (SRAM )，以寄存器为

3、存储元件，只有在带电状态，以寄存器为存储元件，只有在带电状态下才能存储信息。下才能存储信息。 动态动态RAM (DRAM )，利用，利用MOS管的栅极电容对电荷的存储效管的栅极电容对电荷的存储效应存储信息，应存储信息， 电荷不能长期存储。电荷不能长期存储。 半导体半导体RAM属于属于“易失性易失性”存储器。存储器。第第 4 4 页页3、动态、动态RAM的基本存储电路，是利用的基本存储电路，是利用MOS管栅管栅源极之间电容对电源极之间电容对电荷的暂存效应来实现信息存储的荷的暂存效应来实现信息存储的 。为避免所存信息的丢失，必须定时。为避免所存信息的丢失，必须定时给电容补充电荷，这一操作称为给电容

4、补充电荷，这一操作称为 ( ) 。 刷刷 新新 A 存存 储储 B 充充 电电 C 放放 电电D分分 析析 提提 示示 动态动态RAM (DRAM )中，中，MOS管的栅极电容的容量很小而漏电管的栅极电容的容量很小而漏电流不绝对为零，电荷保存的时间有限，需定时对栅极电容补充电荷，流不绝对为零，电荷保存的时间有限，需定时对栅极电容补充电荷，以避免所存储的信息丢失。这一操作称为刷新。以避免所存储的信息丢失。这一操作称为刷新。 第第 5 5 页页4、有、有 10 位地址和位地址和 8 位字长的存储器，其存储容量为位字长的存储器，其存储容量为 ( ) 。 25610 位位 A 5128 位位 B 10

5、2410 位位 C 10248 位位 D分分 析析 提提 示示 10 位地址所对应位地址所对应 存储字数为：存储字数为： 210=1024 每个字的字长为：每个字的字长为： 8 位位 存储容量存储容量 = 字数字数字长字长 =1024 8 位位第第 6 6 页页5、某、某ROM有有 11 条地址线和条地址线和 8 条数据线，其存储容量为条数据线，其存储容量为 ( ) 。 20488位位 A 112 8位位B 118位位 C 20488 位位 D分分 析析 提提 示示 11 条地址线对应条地址线对应11位地址，所存储字数为位地址，所存储字数为 211=2048 8 条数据线对应每个字的字长为条数

6、据线对应每个字的字长为 8 位位 存储容量存储容量 = 字数字数字长字长 =2048 8 位位第第 7 7 页页6、容量为、容量为 20484位位 的的RAM，其地址线和数据线的条数为，其地址线和数据线的条数为 ( ) 。 4，4 A 2048，4 B 10，4 C 11，4D分分 析析 提提 示示 存储容量存储容量 = 字数字数字长字长 = 2048 4 位位 因因 211 = 2048 所以有所以有11条地址线条地址线 因因 字长字长 = 4 位位 所以有所以有4条数据线条数据线第第 8 8 页页7、容量为、容量为 2564 位的位的RAM，每个给定一个地址码所选中的基本存，每个给定一个地

7、址码所选中的基本存储电路个数为储电路个数为 ( ) 。 4 个个 A 8 个个 B 256 个个 C 2048 个个 D分分 析析 提提 示示 存储容量存储容量 = 字数字数字长字长 = 2564 位位 ， RAM有有256个字、字长个字、字长 为为 4 位，每个字需用位，每个字需用4个基本存储电路存储。个基本存储电路存储。 每个给定一个地址码读、写一个字，所选中的基本存储电路个每个给定一个地址码读、写一个字，所选中的基本存储电路个数为数为 4个。个。第第 9 9 页页8、容量为、容量为10244位的位的RAM，含有基本存储电路的数量为，含有基本存储电路的数量为 ( ) 。 1024 个个 A

8、 10B 4 个个 C 4096 D分分 析析 提提 示示 存储容量存储容量 = 字数字数字长字长 = 10244 位位 ， RAM有有1024个字、字个字、字长长 为为 4 位。位。 每个字需用每个字需用4个基本存储电路存储，个基本存储电路存储， 1024个字需用个字需用10244 = 4096 个个基本存储电路存储。基本存储电路存储。 第第 1010 页页9、具有对存储矩阵中的存储单元进行选择作用的是存储器中的、具有对存储矩阵中的存储单元进行选择作用的是存储器中的( ) 。 地址译码器地址译码器 A 读写控制电路读写控制电路 B 存储矩阵存储矩阵 C 片选控制片选控制D分分 析析 提提 示

9、示 地址译码器对地址码进行译码，产生对存储矩阵中的存储单元地址译码器对地址码进行译码，产生对存储矩阵中的存储单元进行选择的选择信号，实现从存储矩阵中选择出存储单元。进行选择的选择信号，实现从存储矩阵中选择出存储单元。 第第 1111 页页10、随机存储器、随机存储器RAM的的 IO 端口为输入端口时，应使端口为输入端口时，应使 ( ) 。 A0/, 0WRCSB1/, 0WRCS C0/, 1WRCS D1/, 1WRCS分分 析析 提提 示示 片选信号片选信号 = 0，RAM 处于工作状态；读处于工作状态；读 / 写写 控制信号控制信号 = 0， RAM 进行写操作，进行写操作，I/O端口为

10、输入端口。端口为输入端口。 CSWR/第第 1212 页页11、正常工作状态下，可以随时进行读、写操作的存储器是、正常工作状态下，可以随时进行读、写操作的存储器是 ( ) 。 EPROM A PROM B MROM C RAM D分分 析析 提提 示示 RAM为随机存取存储，正常工作状态下，可以随机选择存储为随机存取存储，正常工作状态下，可以随机选择存储单元进行读、写操作。单元进行读、写操作。 第第 1313 页页12、用户不能改变存储内容的存储器是、用户不能改变存储内容的存储器是 ( ) 。 MROM A PROM B EPROM C 以上均对以上均对 D分分 析析 提提 示示 MROM ：

11、 掩膜掩膜ROM，完全只读存储器。，完全只读存储器。 PROM： 可编程只读存储器，但只能一次编程。可编程只读存储器，但只能一次编程。 EPROM ： 用紫外线照射擦除的可擦除可编程只读存储器。用紫外线照射擦除的可擦除可编程只读存储器。第第 1414 页页13、随机存储器、随机存储器RAM在正常工作状态下，具有的功能是在正常工作状态下，具有的功能是 ( ) 。 只有读功能只有读功能 A 只有写功能只有写功能 B即有读功能、又有写功能即有读功能、又有写功能 C 无读写功能无读写功能 D分分 析析 提提 示示 RAM为随机存取存储器，正常工作状态下，可以随机选择存为随机存取存储器，正常工作状态下，

12、可以随机选择存储单元进行读、写操作。储单元进行读、写操作。 第第 1515 页页14、只读存储器、只读存储器ROM，当电源断电后再通电时，所存储的内容，当电源断电后再通电时，所存储的内容 ( ) 。 全部改变全部改变 A 全部为全部为0 B 不确定不确定 C 保持不变保持不变 D分分 析析 提提 示示 只读存储器只读存储器ROM，利用二极管、三极管或，利用二极管、三极管或MOS管作存储元件，管作存储元件，存储矩阵的字、位线交叉处接入不接入存储元件的连接方式决定所存储矩阵的字、位线交叉处接入不接入存储元件的连接方式决定所存储信息的内容是存储信息的内容是0或或1，连接方式确定后所存储的信息可长期保

13、存，连接方式确定后所存储的信息可长期保存不变。不变。第第 1616 页页15、随机存储器、随机存储器SRAM，当电源断电后再通电时，所存储的内容，当电源断电后再通电时，所存储的内容 ( ) 。 全部改变全部改变 A 全部为全部为0 B 不确定不确定 C 保持不变保持不变D分分 析析 提提 示示 静态静态 RAM (SRAM )，以寄存器为存储元件，只有在带电状态，以寄存器为存储元件，只有在带电状态下才能存储信息，属于下才能存储信息，属于“易失性易失性”存储器。存储器。第第 1717 页页16、 EPROM的与阵列是的与阵列是 ( ) 。全译码可编程阵列全译码可编程阵列 A全译码不可编程阵列全译

14、码不可编程阵列B非全译码可编程阵列非全译码可编程阵列 C非全译码不可编程阵列非全译码不可编程阵列D分分 析析 提提 示示 ROM在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。 与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量的全部最小项，为固定阵列不可编程。的全部最小项，为固定阵列不可编程。第第 1818 页页17、关于、关于PROM和和PLA的结构，下列叙述不正确的是的结构，下列叙述不正确的是 ( ) 。 APROM的与阵列固定不可编程的与阵列固定不可编程 BPROM的或阵列可编程的或阵列可

15、编程 CPLA的与、或阵列均可编程的与、或阵列均可编程 DPROM的与、或阵列均不可编程的与、或阵列均不可编程分分 析析 提提 示示 PROM：与逻辑阵列实现对全部地址变量进行译码，产生以地：与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量的全部最小项，固定不可编程；或逻辑阵列实现将某些最址为变量的全部最小项，固定不可编程；或逻辑阵列实现将某些最小项相或，可编程小项相或，可编程 。 PLA：与逻辑阵列实现产生以某些地址为变量的与项，可编程；：与逻辑阵列实现产生以某些地址为变量的与项，可编程；或逻辑阵列实现将某些与项相或，可编程或逻辑阵列实现将某些与项相或，可编程 。 第第 1919 页页

16、18、可编程逻辑阵列、可编程逻辑阵列PLA的工作特点是的工作特点是 ( ) 。 A与阵列、或阵列均不可编程与阵列、或阵列均不可编程 B与阵列可编程、或阵列不可编程与阵列可编程、或阵列不可编程 C与阵列不可编程、或阵列可编程与阵列不可编程、或阵列可编程 D与阵列、或阵列均可编程与阵列、或阵列均可编程分分 析析 提提 示示 PLA的与逻辑阵列实现产生以某些地址为变量的与项，可编的与逻辑阵列实现产生以某些地址为变量的与项，可编程；或逻辑阵列实现将某些与项相或，可编程程；或逻辑阵列实现将某些与项相或，可编程 。 第第 2020 页页19、下列器件可实现组合逻辑函数的是、下列器件可实现组合逻辑函数的是

17、( ) 。 DRAMA SRAMB EPROMC 以上都对以上都对 D分分 析析 提提 示示 DRAM利用利用MOS管的栅极电容对电荷的存储效应存储信息，管的栅极电容对电荷的存储效应存储信息， 电荷不能长期存储。电荷不能长期存储。 SRAM 以寄存器为存储元件，只有在带电状态下才能存储信息。以寄存器为存储元件，只有在带电状态下才能存储信息。 DRAM、 SRAM 属于属于“易失性易失性”存储器，不能实现组合逻辑函存储器，不能实现组合逻辑函数。数。 EPROM，利用，利用MOS管作存储元件，存储矩阵的字、位线交叉管作存储元件，存储矩阵的字、位线交叉处接入不接入存储元件的连接方式决定所存储信息的内

18、容是处接入不接入存储元件的连接方式决定所存储信息的内容是0或或1，连接方式确定后所存储的信息可长期保存不变，可实现组合逻辑函连接方式确定后所存储的信息可长期保存不变，可实现组合逻辑函数数第第 2121 页页20、用、用ROM实现组合逻辑函数时，所实现函数的表达式应变换成实现组合逻辑函数时，所实现函数的表达式应变换成 ( ) 。最简与或式最简与或式 A标准与或式标准与或式B最简与非最简与非与非式与非式C 最简或非最简或非或非式或非式D分分 析析 提提 示示 ROM的输出是以地址为变量的最小项之和的形式，即标准与的输出是以地址为变量的最小项之和的形式，即标准与或式。或式。 用用ROM实现组合逻辑函

19、数时，所实现函数的表达式应变换成标实现组合逻辑函数时，所实现函数的表达式应变换成标准与或式。准与或式。第第 2222 页页1、半导体存储器芯片内包含大量的存储单元，每个存储单元都有唯一、半导体存储器芯片内包含大量的存储单元，每个存储单元都有唯一的的 代码加以区分，并能存储一位（或一组）代码加以区分，并能存储一位（或一组）信息。信息。 参参 考考 答答 案案地地 址址 二进制二进制 分分 析析 提提 示示 半导体存储器芯片中的地址译码器对地址码进行译码，产生对半导体存储器芯片中的地址译码器对地址码进行译码，产生对存储矩阵中的存储单元进行选择的选择信号，实现从存储矩阵中选存储矩阵中的存储单元进行选

20、择的选择信号，实现从存储矩阵中选择出存储单元。每个存储单元都有唯一的地址代码加以区分。择出存储单元。每个存储单元都有唯一的地址代码加以区分。 存储单元利用存储单元利用2种状态存储二进制信息。种状态存储二进制信息。第第 2323 页页2、RAM的一般结构由的一般结构由 、 和读和读写控制写控制电路三部分组成。电路三部分组成。 参参 考考 答答 案案地址译码器地址译码器 存储矩阵存储矩阵 分分 析析 提提 示示 地址译码器：对地址码进行译码，产生对存储矩阵中的存储地址译码器：对地址码进行译码，产生对存储矩阵中的存储单元进行选择的选择信号，实现从存储矩阵中选择出存储单元。单元进行选择的选择信号，实现

21、从存储矩阵中选择出存储单元。 存储矩阵：大量存储单元组成，用于存储存储矩阵：大量存储单元组成，用于存储0、1二进制信息。二进制信息。 读读写控制电路：控制对所选择的存储单元进行读或写操作。写控制电路：控制对所选择的存储单元进行读或写操作。第第 2424 页页3、存储矩阵由若干存储单元组成，一个存储单元存储的内容称为、存储矩阵由若干存储单元组成，一个存储单元存储的内容称为存储器的一个存储器的一个 ，每个存储单元由若干个可以存放一位，每个存储单元由若干个可以存放一位二进制信息的基本存储电路组成，一个存储单元所含有的基本存储二进制信息的基本存储电路组成，一个存储单元所含有的基本存储电路的个数，即能存

22、放的二进制位数称为存储器的电路的个数，即能存放的二进制位数称为存储器的 。 参参 考考 答答 案案字字 字长字长第第 2525 页页4、容量为、容量为 4K8位位 RAM 存储器芯片，有存储器芯片，有 条地址输入线、条地址输入线、 条数据输出位线。条数据输出位线。 参参 考考 答答 案案12 8分分 析析 提提 示示 存储容量存储容量 = 字数字数字长字长 = 4K 8 位位 因因 212 = 4K 所以有所以有 12 条地址输入线条地址输入线 因因 字长字长 = 8 位位 所以有所以有 8 条数据输出位线条数据输出位线 第第 2626 页页5、存储器的读、存储器的读/写控制器受片选信号写控制

23、器受片选信号 CS 和读和读/写信号写信号 R / W 控制，控制，当当 CS = 0 时，若时，若 R / W =1 电路执行电路执行 操作，若操作，若 R / W = 0 电路电路执行执行 操作。操作。 参参 考考 答答 案案读读 写写分分 析析 提提 示示 片选信号片选信号 控制存储器是否工作，控制存储器是否工作， 时，存储器处于时，存储器处于工作状态，才能进行读写操作。工作状态，才能进行读写操作。 读读/写信号写信号 控制读控制读/写操作，写操作， 时，执行时，执行( R )读操读操作，作， 时，执行时，执行 ( W )写操作。写操作。CS0CSWR/1/WR0/WR第第 2727 页

24、页6、从存储功能来看、从存储功能来看ROM的结构，它由地址译码器和只读的存储矩阵的结构，它由地址译码器和只读的存储矩阵两部分组成；从逻辑关系来看两部分组成；从逻辑关系来看ROM的结构，它是由的结构，它是由 阵阵列和列和 阵列构成的组合逻辑电路。阵列构成的组合逻辑电路。 参参 考考 答答 案案与逻辑与逻辑 或逻辑或逻辑分分 析析 提提 示示 ROM在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。 与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量的全部最小项。的全部最小项。第第 2828 页页7、某

25、、某ROM的数据存储真值表如表所示，的数据存储真值表如表所示，当地址变量当地址变量 A1 A0 = 10时，读出一个字的时，读出一个字的内容是内容是 D3 D2 D1 D0 = 。A1 A0 D3 D2 D1 D0 0 0 0 1 0 10 1 1 0 1 11 0 0 1 0 01 1 1 1 1 0数据存储真值表数据存储真值表 参参 考考 答答 案案0100分分 析析 提提 示示 横向理解真值表，一个地址对应一个所读出的横向理解真值表，一个地址对应一个所读出的 4 位字长的字。位字长的字。第第 2929 页页8、ROM的阵列逻辑图中，的阵列逻辑图中， 阵列形成以地址为变量的全部阵列形成以地

26、址为变量的全部最小项最小项 ， 阵列实现对某些最小项进行逻辑或运算。阵列实现对某些最小项进行逻辑或运算。 参参 考考 答答 案案与逻辑与逻辑 或逻辑或逻辑分分 析析 提提 示示 ROM在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。 与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量的全部最小项。的全部最小项。 或逻辑阵列实现对某些最小项进行逻辑或运算。或逻辑阵列实现对某些最小项进行逻辑或运算。第第 3030 页页9、PLA的可编程与门阵列构成的地址译码器是一个非完全译码器的可编程与门阵列构成的地

27、址译码器是一个非完全译码器 ，它输出的每一条字线可以对应一个它输出的每一条字线可以对应一个 项，也可以对应项，也可以对应一个由地址变量任意组合的一个由地址变量任意组合的 项。项。 参参 考考 答答 案案最小项最小项 与项与项分分 析析 提提 示示 PLA的与逻辑阵列可编程，实现产生以某些地址为变量的与的与逻辑阵列可编程，实现产生以某些地址为变量的与项，当与项以全部地址为变量即为最小项项，当与项以全部地址为变量即为最小项 。第第 3131 页页10、PAL由由 的与门阵列和的与门阵列和 的或门阵列构成。的或门阵列构成。 参参 考考 答答 案案可编程可编程 可编程可编程分分 析析 提提 示示 PLA的与逻辑阵列实现产生以某些地址为变量的与项，可编的与逻辑阵列实现产生以某些地址为变量的与项，可编程；或逻辑阵列实现将某些与项相或，可编程程；或逻辑阵列实现将某些与项相或，可编程 。