电工学电子技术实验讲义 -修改20130927.doc

《电工学电子技术实验讲义 -修改20130927.doc》由会员分享，可在线阅读，更多相关《电工学电子技术实验讲义 -修改20130927.doc（14页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流电工学电子技术实验讲义 -修改20130927.精品文档.电工与电子技术实 验 讲 义实验一 晶体管共射极单管放大电路一、实验目的（1）熟悉电子电路实验中常用的示波器、函数信号发生器的主要技术指标、性能及使用方法。 （2）掌握用双踪示波器观察正弦信号波形和读取波形参数的方法。（3）学会放大器静态工作点的调试方法，分析静态工作点对放大器性能的影响。（4）掌握放大器电压放大倍数、输入电阻*、输出电阻*的测试方法。二、实验原理图2-1为电阻分压式工作点稳定的共射极单管放大器实验电路图。它的偏置电路采用RB1和RB2组成的分压电路，并在发射极中接有电

2、阻RF和RE，以稳定放大器的静态工作点。当在放大器的输入端加入输入信号后，在放大器的输出端便可得到一个与相位相反、幅值被放大了的输出信号，从而实现了电压放大。图2-1 共射极单管放大器实验电路 在图2-1电路中，当流过偏置电阻RB1和RB2的电流远大于晶体管V的基极电流IB时(一般5-10倍)，则其静态工作点可用下式估算电压放大倍数 输入电阻 输出电阻 由于电子器件性能的分散性比较大，因此在设计和制作晶体管放大电路时，离不开测量和调试技术。在设计前应测量所用元器件的参数，为电路设计提供必要的依据；在完成设计和装配以后，还必须测量和调试放大器的静态工作点和各项性能指标。一个优质的放大器，必定是理

3、论设计与实验调整相结合的产物。因此，除了学习放大器的理论知识和设计方法外，还必须掌握必要的测量和调试技术。 放大器的测量和调试一般包括放大器静态工作点的测量与调试，消除干扰与自激振荡及放大器各项动态参数的测量与调试等。 1放大器静态工作点的测量与调试 (1)静态工作点的测量 测量放大器的静态工作点，应在输入信号0的情况下进行，即将放大器输入端与地端短接，然后选用量程合适的直流毫安表和直流电压表，分别测量晶体管的集电极电流以及各电极对地的电位、和。一般实验中，为了避免断开集电极，所以采用测量电压或，然后算出的方法。例如，只要测出，即可用算出，也可根据，由确定，同时也能算出，。 为了减小误差，提高

4、测量精度，应选用内阻较高的直流电压表。 (2)静态工作点的调试 放大器静态工作点的调试是指对管子集电极电流Ic(或UcE)的调整与测试。静态工作点是否合适，对放大器的性能和输出波形都有很大影响。如静态工作点偏高，放大器在加入交流信号以后易产生饱和失真，此时的负半周将被削底，如图2-2(a)所示；如静态工作点偏低则易产生截止失真，即的正半周被缩顶(一般截止失真不如饱和失真明显)，如图2-2(b)所示。这些情况都不符合不失真放大的要求。所以，在选定工作点以后还必须进行动态调试，即在放大器的输入端加入一定的输入电压，检查输出电压的大小和波形是否满足要求。如不满足，则应调节静态工作点的 (a)静态工作

5、点偏高 (b)静态工作点偏低位置。 图22 静态工作点对波形失真的影响 改变电路参数Ucc、Rc和RB(RB1、RB2)都会引起静态工作点的变化，如图2-3所示。但通常多采用调节偏置电阻RB1的方法来改变静态工作点，如减小RB1，则可使静态工作点提高等。 最后还要说明的是，上面所说的工作点“偏高”或“偏低”不是绝对的，应该是相对信号的幅度而言，如输入信号幅度很小，即使工作点较高或较低也不一定会出现失真。所以确切地说，产生波形失真是信号幅度与静态工作点设置配合不当所致。如需满足较大信号幅度的要求，静态工作点最好尽量靠近交流负载线的 中点。 2放大器动态指标测试 放大器动态指标包括电压放大倍数、输

6、入电阻、输出电阻、最大不失真输出电压(动态范围)和通频带等。 (1)电压放大倍数Av的测量 调整放大器到合适的静态工作点，然后加入输入电压，在输出电压不失真的情况下，用交流毫伏表测出和的有效值和，则（2）放大器输入电阻的测试*所谓放大器输入电阻。就是指放大器输入端的等效电阻。测试方法是用“串联电阻法”。如（图2-4）所示，在信号源与放大器之间串入一个电位器Rw。测试方法如下：先调Rw=0，调信号源的输出信号大小使放大器输出信号uo不失真（频率应在放大器的通带范围内）。然后调节Rw，使放大器输出减少到原来输出的 ，这时电位器的阻值即与放大器的输入电阻相等。（3）放大器输出电阻的测试所谓放大器的输

7、出电阻，就是从放大器输出端看进去的等效电阻。放大器输出端可以等效成一个理想电压源与输出电阻Ro相串联，如（图2-5）所示。输出电阻Ro的大小反映了放大器带负载能力。可以通过测量放大器接入负载后的电压变化来求出。在放大器输入端加入一固定电压（此电压大小的选取，应使放大器在有或没有负载时，输出信号都不失真）先不接入负载电阻，测出放大器输出电压Uo。然后接入负载电位器，调节RL的大小，使放大器输出电压为 (1/2)Uo ,这时电位器的阻值大小即为放大器的输出电阻Ro 。 (4)最大不失真输出峰峰电压的测量(最大动态范围) 如上所述，为了得到最大的动态范围，应将静态工作点调在交流负载线的中点。为此在放

8、大器正常工作情况下，逐步增大输入信号的幅度，并同时调节Rp(改变静态工作点)，用示波器观察。当输出波形同时出现削底和缩顶现象(如图2-6)时，说明静态工作点已调在交流负载线的中点。然后反复调整输入信号，使波形输出幅度最大，且无明显失真时，用交流毫伏表测出(有效值)，则动态范围等于。，或用示波器直接读出峰峰值。图2-7 晶体三极管管脚排列图2-6 静态工作点正常，输入 信号太大引起的失真 三、实验设备与器件 (1)模拟电路实验箱； (2)函数信号发生器； (3)双踪示波器； (4)数字万用电表； (5)电阻器、电容器若干支。 四、实验内容 实验电路如图2-1所示。为防止干扰，各仪器的公共端必须连

9、在一起，同时信号源、交流毫伏表和示波器的引线应采用专用电缆线或屏蔽线，如使用屏蔽线，则屏蔽线的外包金属网应接在公共接地端上。 1调试静态工作点接通直流电源前，先将Rp调至最大，函数信号发生器输出旋钮旋至零。接通+12 V电源，调节Rp，使Ic2.0 mA(即2.2 V)，用直流电压表测量、和，用万用电表测量值，并记入表2-1中。2测量电压放大倍数在放大器输入端加入频率为1 kHz的正弦信号，调节函数信号发生器的输出旋钮使放大器输入电压Uipp=30mV（峰峰值），同时用示波器观察放大器输出电压的波形，在波形不失真的条件下用示波器测量下述2种情况下的值，并用双踪示波器观察和的相位关系，并记入表2

10、-2中。3观察静态工作点对输出波形失真的影响 置Rc2.4k，RL2.4k，0V，调节Rp，使Ic2.0 mA，测出UcE值；再逐步加大输入信号，使输出电压足够大，但不失真(临界失真)。然后保持输入信号不变，分别增大（顺时针调）和减小（逆时针调）Rp，使波形出现失真，绘出的波形，并测出失真情况下的Ic和UcE值，并记入表2-4中。注意，在每次测Ic和UcE值时，都要将放大器的输入端短接。表2-1测量值计算值/V/V/V/k/V/VIc/mA 表2-2Rc/kRL/kVVAv观察记录一组和波形2.42.42.4 表2-4Ic/mA/V/V /V/VUCE/V波形失真情况工作状态2.0 4*测量输

11、入电阻和输出电阻 置Rc2.4 k，RL2.4 k，Ic2.0 mA。输入f1 kHz的正弦信号电压Uipp=30mV，在输出电压不失真的情况下，用交流毫伏表测出、和，记入表2-6中。保持不变，断开RL，测量输出电压，记入表2-6中。表2-6/mV/mVRi(k)/V/VRo(k)测量值计算值测量值计算值五、实验总结 (1)列表整理测量结果，并把实测的静态工作点、电压放大倍数、输入电阻、输出电阻之值与理论计算值比较(取一组数据进行比较)，分析产生误差原因。 (2)分析及静态工作点对放大器电压放大倍数的影响。 (3)讨论静态工作点变化对放大器输出波形的影响。 (4)分析并讨论在调试过程中出现的问

12、题。六、预习要求 (1)阅读教材中有关单管放大电路的内容并估算实验电路的性能指标。 假设：3DG6的 100，RB220k，RB160k，Rc2.4k，RL2.4k。估算放大器的静态工作点、电压放大倍数Av、输入电阻Ri和输出电阻Ro。 (3)能否用直流电压表直接测量晶体管的UBE? 为什么实验中要采用测UB、UE，再间接算出UBE的方法? (4)怎样测量RB1的阻值? (5)当调节偏置电阻RB1，使放大器输出波形出现饱和或截止失真时，晶体管的管压降UcE怎样变化? (6)改变静态工作点对放大器的输入电阻Ri有否影响?改变外接电阻RL对输出电阻Ro有否影响?(7)在测试Av、Ri和Ro时，怎样

13、选择输入信号的大小和频率?为什么信号频率一般选1 kHz，而不选100 kHz或更高? (8)测试中，如果将函数信号发生器、交流毫伏表及示波器中任一仪器的两个测试端子接线换位(即各仪器的接地端不再连在一起)，将会出现什么问题?实验二 组合逻辑电路 一、实验目的 1了解编码器、译码器、数据选择器等中规模数字集成电路(MSI)的性能及使用方法； 2掌握74LS48BCD译码器和共阴极七段显示器的使用方法。3用集成译码器和数据选择器设计简单的逻辑函数产生器。 二、预习要求 I复习74LS48、74LS151、74LS138的逻辑功能。 2按实验内容2、3的要求，设计并画出逻辑电路图。 3弄懂图5.1

14、6.4的工作原理。 三、实验原理 1编码、译码、显示原理电路如图5.16.4所示。该电路由8线3线优先编码器74LSl48、4线七段译码器/驱动器74LS48、反相器74LS04和共阴极七段显示器等组成。74LS48具有以下特点： (1)消隐(灭灯)输入低电平有效。当=0时，不论其余输入状态如何，所有输出为零，数码管七段全暗，无任何显示。译码时，=1。图5.16.4 编码、泽码、显示电路原理(2)灯测试(试灯)输入低电平有效。当=0 (=1)时，无论其余输入为何状态，所有输出为l，数码管七段全亮，显示数字8。可用来检查数码管、译码器有无故障。译码时，=1。(3)脉冲消隐(动态灭灯)输入=1时，

15、对译码无影响；当=1时，若=0，输入数码是十进制零时，七段全暗，不显示，输入数码不为零，则照常显示。在实际使用中有些零是可以不显示的，如004.50中的百位的零可不显示；若百位为零且不显示，则十位的零也可不显示；小数点后第二位的零，不考虑有效位时也可不显示。这些可不显示的零称为冗余零。脉冲消隐输入=0，可使冗余零消隐。 (4)脉冲消隐(动态灭灯)输出与消隐输入共用一个管脚4，当它作输出端时。与配合，共同使冗余零消隐。以3位十进制数为例。见图5.18.8。十位的零是否要显示，取决于百位是否为零，有否显示，这就要用进行判断，在和A3A0全为零时，=0，否则为1。百位为零，且=0(百位被消隐)，则百

16、位和十位的=0，使十位的零消隐，其余数码照常显示。若百位不为零，或未使零消隐，则百位的和十位的全为1，使十位的零不具备消隐条件，而与其它数码一起照常显示。 3显示器显示器采用七段发光二极管显示器，它可直接显示出译码器输出的十进制数。七段发光显示器有共阳接法和共阴接法两种。共阳接法就是把发光二极管的阳极都连在一起接到高电平上，与其配套的译码器为74LS46，74LS47；共阴接法则相反，它是把发光二极管的阴极都连在一起接地，与其配套的译码器为74LS48，74LS49。七段显示器的外引线排列图、共阴接法以及数字符号显示如图5.18.9(a)、(b)、(c)所示。 如果输入的频率较高时，显示器所显

17、示的数字可能出现混乱或很快改变结果，这时，可在计数器后面加一级锁存器(如74LS273，八D触发器)。如果显示器所显示的数字暗淡，可加一级缓冲器(如74LS07，74LS17)或射随器来提升电流。2数据选择器的典型应用之一逻辑函数产生器八选一数据选择器74LS151的外引线排列图和功能表分别如图5.16.5和表5.16.4所示。表5.16.4：74LS151功能表由表5.16.4可以看出，当选通输入端=0时，Y是A2、A1、A0和输人数据D0D7的与或函数，它的表达式为(5.16.1)式中mi是A2、A1、A0构成的最小项，显然当Di=1时，其对应的最小项mi在与或表达式中出现。当Di=0时，

18、对应的最小项就不出现。利用这一点，可以实现组合逻辑函数。 将数据选择器的地址选择输入信号A2、A1、A0作为函数的输入变量，数据输入D0D7作为控制信号，控制各最小项在输出逻辑函数中是否出现，选通输入端始终保持低电平，这样，八选一数据选择器就成为一个三变量的函数产生器。 例如，利用八选一数据选择器产生，可以将此函数改成下列形式 (5.16.2)式(5.16.2)符合式(5.16.1)的标准形式。考虑到式中没有出现最小项m1、m3、m4，因而只有D0=D2=D5=D6=D7=1，而D1=D3=D4=0。由此可画出该逻辑函数产生器的逻辑图如图5.16.6所示。 33线-8线译码器用于逻辑函数产生器

19、和数据分配器3线-8线译码器74LSl38的外引线排列图和逻辑功能表分别如图5.16.7和表5.16.5所示。图5.16.6 用74LSl51构成逻辑函数产生器 图5.16.7 74LSl38外引线排列图由图5.16.7和表5.16.5可以看出，该译码器有三个选通端：STA、和，只有当STA=1，=0、=0同时满足时，才允许译码，否则就禁止译码。设置多个选通端，使得该译码器能被灵活地组成各种电路。在允许译码条件下，由功能表5.16.5可写出若要产生的逻辑函数，则只要将输入变量A、B、C分别接到A2、A1、A0端，并利用摩根定律进行变换，可得 由此可画出其逻辑图如图5.16.8所示。图5.16.

20、8 用74LS138构成逻辑函数产生器此外，这种带选通输入端的译码器又是一个完整的数据分配器，如果把图5.16.7中的STA作为数据输人端，而将A2、A1、A0作为地址输入端，则当=0时，从STA端来的数据只能通过由A2、A1、A0所确定的一根输出线送出去。例如，当A2A1A0=100时，STA的状态将以反码形式出现在输出端。 4用加法器组成一个代码转换电路，将BCD代码的8421码转成余3码。以8421码为输入，余3码为输出，可得代码转换电路的逻辑真值表，如表5.16.6所示。由表中可见，Y3Y2Y1Y0和DCBA所代表的二进制数始终相差0011，即十进制数的3。故可得 Y3Y2Y1Y0=D

21、CBA+0011 (5.16.4)根据式(5.16.4)，用一片4位加法器74LS283便可接成要求的代码转换原理电路，如图5.16.9所示。四、实验内容 1在图5.16.4所示原理电路中，将A0A3，分别接至数据开关。验证译码器74LS48的逻辑功能。输入端输出端ABCDY111100XXX1X0XX1XX0X1XXX012 试用数据选择器74LS151，设计一个监测信号灯工作状态的逻辑电路。其条件是信号灯由红(用R表示)、黄(用Y代表)和绿(用G表示)三种颜色灯组成，正常工作时，任何时刻只能是红、绿或黄当中的一种灯亮。而当出现其它五种灯亮状态时，电路发生故障，要求逻辑电路发出故障信号。 3

22、 试用74LS138和与非门实现一位全加的功能。 五、实验报告要求 1在图5.16.4所示原理图中标出外引线管脚号。2写出实验内容2、3的设计过程，画出实验原理电路图。【74ls20外引线管脚图 及真值表】说明实验结果。六、思考题在译码电路中，74LS48的输出端与数码管联接时，要注意什么？七、注意事项1TTL与非门多余输入端可接高电平，以防引入干扰。2检查显示器各段好坏时，可与译码器74LS48连接后，用LT=0来实现，也可由电源+5V接470电阻限流后接到显示器各段检查。八、实验元、器件集成电路74LS48 一片、74LS20 一片、74LS151 一片、74LSl38 一片、共阴七段显示

23、器 一片实验三 集成触发器 一、实验目的 1熟悉并验证触发器的逻辑功能及相互转换的方法。 2掌握集成JK触发器逻辑功能的测试方法。 3学习用JK触发器构成简单时序逻辑电路的方法。 4进一步熟悉用双踪示波器测量多个波形的方法。 二、预习要求 1复习触发器的基本类型及其逻辑功能。 2掌握D触发器和JK触发器的真值表及JK触发器转换成D触发器、T触发器、T触发器的基本方法。 按实验内容4的要求，设计同步时序脉冲输出器电路，其输出波形如图5.17.1所示。 三、实验原理与参考电路 1集成触发器的基本类型及其逻辑功能。 按触发器的逻辑功能分，有RS触发器、D触发器、JK触发器、T触发器和T触发器。 按触

24、发脉冲的触发形式分，有高电平触发、低电平触发、上升沿触发和下降沿触发以及主从触发器的脉冲触发等。 表5.17.1分别列出了时钟控制触发器的特性方程和功能表。 表5.17.1 时钟控制触发器2触发器的转换 由于目前市场上供应的多为集成JK触发器和D触发器，很少有T触发器和T触发器，所以有时候我们要用一种类型的触发器代替另一种类型的触发器。这就需要进行触发器的转换。转换方法见表5.17.2。本实验选用CMOS双JK触发器CD4027，其功能齐全、用途广泛。图5.17.2和表5.17.3分别示出CD4027的外引线排列和功能表。图5.17.3示出CD4023(三3输入端CMOS与非门)的外引线排列。

25、表5.17.2触发器的转换 图5.17.2 CD4027外引线排列 图5.17.3 CD4023外引线排列从功能表中可知，CD4027是具有直接清零端、在CP上升沿翻转的边沿触发器。其最大工作频率为16MHz。 表 5.17.3 CD4027功能表 四、实验内容 1验证JK触发器的逻辑功能。 2将JK触发器转换成T触发器和D触发器，并验证其功能。 3将两个JK触发器连接起来，即第二个JK触发器的J、K端连接在一起，接到第一个JK触发器的输出端Q，输入1kHz方波，用示波器分别观察和记录CP、1Q、2Q的波形，理解二分频，四分频的概念。 4设计一个同步时序脉冲输出器，其输出波形如图5.17.1所

26、示。用示波器观察和记录CP和输出L的波形。五、实验报告要求1根据实验内容2，画出实验电路图，列出电路转换后的逻辑功能。 2根据实验内容3，画出实验电路图，以及对应绘出所测CP、1Q、2Q的电压波形，标出幅值和周期。 3根据实验内容4.，画出实验电路图，并对应绘出CP和L的波形，标出幅值和周期。 六、思考题 1在本实验中，能用负方波代替时钟脉冲吗?为什么? 2观察同步时序逻辑控制器CP和L波形时，若CP信号送示波器CH1通道，输出L送CH2通道，“触发选择”置CH1通道，示波器上所显示的波形能稳定吗?若不能稳定，应如何选择触发电压? 七、注意事项 1本实验使用的集成芯片(CD4027和CD402

27、3均为CMOS集成电路，因此必须严格遵守CMOS集成电路的使用规则。 2用示波器观察多个波形时，最好采用外触发方式，并且选用频率最低的电压作外触发电压。 八、实验元、器件双JK触发器 CD4027 1片 三3输入与非门 CD4023 1片 计数器设计-参考材料 一，实验目的 1掌握中规模集成计数器74LS161、74LS192的逻辑功能。 2学会用中规模集成计数器构成任意进制计数器的方法。 3进一步熟悉用示波器测试计数器输出波形的方法。 二、预习要求 1复习计数、译码和显示电路的工作原理。 2预习中规模集成计数器74LS161、74LS192的逻辑功能及使用方法。 3按实验内容2、3、4的要求

28、，设计并画出逻辑电路图。 4绘出十进制计数、译码、显示电路中各集成芯片之间的连接图。 三、实验原理与参考电路 计数、译码、显示电路是由计数器、译码器和显示器三部分组成的。 1计数器 计数器是典型的时序逻辑电路，它用来累计和记忆输入脉冲的个数。计数是数字系统中非常重要的基本操作，所以也是应用最广泛的逻辑部件之一。 集成计数器是中规模集成电路，其种类有很多。如果按各触发器翻转的次序分类，计数器可分为同步计数器和异步计数器两种。在同步计数器电路中，所有触发器都以输入计数脉冲为时钟脉冲，应翻转的触发器同时翻转。在异步计数器电路中，有的触发器以计数脉冲作为时钟脉冲，有的则以其它触发器的输出作为时钟脉冲，

29、故而状态更新有先有后，称为异步；如果按照计数数字的增减分类，可分为加法计数器、减法计数器和可逆计数器三种；如果按计数器进位规律分类，可分为二进制计数器、十进制计数器和N进制计数器三种。 计数器常从零开始计数，所以应具有“置零(清除)”功能。此外计数器还有“预置数”的功能，通过预置数据于计数器中，可以使计数器从任意值开始计数。 常用集成计数器均有典型产品，不必自己设计，只需合理选用即可。下面介绍几种常用的集成计数器。(1) 74LS192同步十进制可逆计数器图5.18.2和表5.18.3分别示出74LS192的外引线排列图和功能表。 表5.18.3 74LS192功能表 74LS192是同步十进

30、制可逆计数器，具有双时钟和可预置功能。 当清除端CR=1时，无论有无计数脉冲，Q3Q0均为0，即为异步清除。当置数端=0时，无论有无计数脉冲，数据输入端D3D0所置数据被并行送到输出端Q3Q0。 当CPD=1，计数脉冲从CPu送入，则在CP上升沿的作用下，计数器进行加计数，加到9后，进位输出端=0。当CPu=1，计数脉冲从CPD送入，则在CP上升沿的作用下， 进行减计数，减到0后，借位输出端=0。(2) 74LS161 4位二进制同步计数器 图5.18.3和表5.18.4分别示出74LS161外引线排列图和功能表。 74LS161是TTL集成同步四位二进制计数器，它的主要功能为 异步清除：当=

31、0时，无论有无CP，计数器立即清零，Q3Q0均为0，称为异步清除。同步预置：当=0时，在时钟脉冲上升沿的作用下，Q3=D3，Q2=D2，Q1=D1，Q0=D0。计数：当使能端ETP=ETT=1时，计数器计数。锁存：当使能端=0或=0时，计数器禁止计数，为锁存状态。图5.18.3 74LS161外引线排列2任意进制计数器 如果要用中规模集成计数器构成任意进制的计数器，可用反馈清零法和反馈置数法。 （1）反馈清零法在计数过程中，将某个中间状态N1反馈到清除端，使计数器返回到零重新开始计数。这样可将模较大的计数器作为模较小（模为N）的计数器使用。若是异步清除，则N=N1，有毛刺；若是同步清除，则N=

32、N1+1，且无毛刺。（2）反馈置数法反馈置数法可分为三种：（a）将数据输入端全部接地（所置数为零），然后将某个中间状态N1反馈到输入端，当计数到N1时，置数端为有效电平，将预先预置的数（零）送到输出端，即计数器全部清零。（若为同步置数，计数器的模N=N1+1，异步置数，则N=N1）(b) 将模为N1的计数器的进位信号反馈到置数端，并将数据输入端置成最小数N2。则同步置数时，N=N1-N2；异步置数时N=N1-N2-1（此类计数器称为可编程补码计数器）。(c) 将数据输入端置成最小数N2，再将计数过程的某一中间状态N1反馈到置数端。计数器计到N1后再从N2开始重新计数。如为同步置数，构成计数序列

33、为N2到N1、模N=N1-N2+1的计数器；如为异步置数，则构成计数序列为N2到(N1-1)、模N=N1-N2的计数器。 本实验选用74LS161同步二进制计数器，采用反馈方式构成十进制计数器。 反馈式十进制计数器一般有两种形式。其一，利用清除端构成。即：当Q3Q2Q1Q0=1010(十进制数10)时，通过反馈线强制计数器清零。如图5.18.4所示。该电路由于1010状态只是瞬间，它会引起译码电路的误动作，因此很少被采用。其二，利用预置端构成。把计数器输入端D0D1D2D3全部接地。当计数器计到1001(十进制数9)时，利用Q3Q0反馈线使预置端=0则当第十个CP到来时，计数器输出端等于输入端

34、电平，即：Q0=Ql=Q2=Q3=0。这样，可以克服利用清除端构成的计数器的缺点。利用预置端构成的计数器电路如图5.18.5所示。 图5.18.4 利用清零端的反馈式计数器 图5.18.5 利用置数端的反馈式计数器 以上介绍的是一片计数器工作的情况。在实际应用中，往往需要多片计数器构成多位计数状态。所以我们介绍一下计数器的级联方法。级联可分串行进位和并行进位两种。串行进位的级联电路如图5.18.6(a)所示。其缺点是速度较慢。并行进位(也称超前进位)如图5.18.6(b)所示。后者比前者的速度大大提高。(a) 串行进位式2位十进制计数器 （b）并行进位式2位十进制计数器 四、实验内容 1验证7

35、4LS192、74LS161的逻辑功能。CP选用手动单次脉冲或1Hz正方波。输出接发光二极管LED显示。 2按图5.18.5组装十进制计数器，并接入译码显示电路(各集成芯片之间的连线自画)。时钟脉冲选择1Hz正方波。观察电路的计数、译码、显示过程。 3用两片74LS161和三输入与非门74LS10，采用串行进位方式设计并组装六十进制加计数器。 4用两片74LS161和三输入与非门74LS10，采用并行进位方式设计并组装二十九进制加计数器。 五、实验报告要求 1画出十进制计数、译码、显示电路中各集成芯片之间的连接图。 2根据实验内容2、3、4，画出相应电路的原理图，说明实验结果。 六、思考题1十进制计数器CP、Q3Q0波形的时序关系？2串行进位方式是否适用于任意进制的计数器？ 七、实验元、器件计数器 74LS161 2片，74LS192 1片 三3输入与非门 74LS10 1片